<li id="6ucm8"></li>
vhdl語言 EDA 2實驗
標簽： vhdl EDA 語言 實驗
上傳時間： 2013-10-18
上傳用戶：ArmKing88
文中詳細介紹了QPSK技術的工作原理和QPSK調制、解調的系統設計方案，并通過VHDL語言編寫調制解調程序和QuartusII軟件建模對程序進行仿真，通過引腳鎖定，下載程序到FPGA芯片EP1K30TC144-3中驗證。軟件仿真和硬件驗證結果表明了該設計的正確性和可行性，由于采用FPGA芯片，減小了硬件設計的復雜性，該設計具有便于移植維護和升級的特點。
標簽： VHDL QPSK 調制解調 系統設計
上傳時間： 2013-11-02
上傳用戶：ajaxmoon
簡單明了的VHDL程序實現24小時計時時鐘！
標簽： FPGA VHDL 語言 編寫
上傳時間： 2013-10-19
上傳用戶：ikemada
vhdl語言例程集錦
標簽： vhdl 語言 集錦
上傳時間： 2013-11-06
上傳用戶：蠢蠢66
基于VHDL語言的多種分頻程序
標簽： VHDL 分頻器
上傳時間： 2013-10-27
上傳用戶：dongbaobao
大家好，剛剛參加電子發燒友論壇，分享給大家一個我以前做的一個頻率掃描的VHDL代碼，希望大家喜歡！！！
標簽： VHDL 頻率掃描 代碼
上傳時間： 2013-11-04
上傳用戶：alan-ee
VHDL代碼風格和常見的語法錯誤分析
標簽： VHDL 代碼 錯誤 分
上傳時間： 2013-11-25
上傳用戶：ca05991270
FPGA的應用，sdram
標簽： SDRAM FPGA 控制器
上傳時間： 2014-12-28
上傳用戶：aesuser
使用功能強大的FPGA來實現一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產的DDR2 SDRAM的存儲控制器，由于該公司出產的這種存儲控制器具有很高的效率，使用也很廣泛，可知本設計具有很大的使用前景。本設計通過采用多路高速率數據讀寫操作仿真驗證，可知其完全可以滿足時序要求，由綜合結果可知其使用邏輯資源很少，運行速率很高，基本可以滿足所有設計需要。
標簽： SDRAM FPGA DDR2 存儲器
上傳時間： 2013-11-07
上傳用戶：GavinNeko
簡單實用的VHDL程序實例集,可供初學者學習!
標簽： VHDL 程序實例
上傳時間： 2013-10-21
上傳用戶：YUANQINHUI
蟲蟲下載站版權所有 京ICP備2021023401號-1
