CPLD與8051的總線接口vhdl源碼
標(biāo)簽： CPLD 8051 vhdl 總線接口
上傳時間： 2013-08-15
上傳用戶：yuchunhai1990
vhdl數(shù)字電路設(shè)計(jì)的電子書，很好的學(xué)習(xí)材料
標(biāo)簽： vhdl 數(shù)字 電路設(shè)計(jì) 電子書
上傳用戶：dljwq
本文介紹一種以CPLD[1]為核心、以vhdl[2]為開發(fā)工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設(shè)定開啟時間和關(guān)閉時間，其設(shè)置方便、靈活，廣泛應(yīng)用于路燈、廣告燈箱、霓虹燈等處的定時控制。
標(biāo)簽： CPLD vhdl 核心 開發(fā)工具
上傳時間： 2013-08-16
上傳用戶：chenjjer
vhdl有關(guān)源代碼，設(shè)計(jì)一般常用的器件\\r\\n
標(biāo)簽： vhdl 源代碼
上傳用戶：kernor
PCI Arbitor by vhdl
標(biāo)簽： Arbitor vhdl PCI by
上傳時間： 2013-08-18
上傳用戶：h886166
一篇用vhdl實(shí)現(xiàn)的交通燈設(shè)計(jì)，具有燈種顯示和倒計(jì)時功能
標(biāo)簽： vhdl 交通燈
上傳時間： 2013-08-19
上傳用戶：jackandlee
這是利用vhdl語言編寫的關(guān)于ADC0809的程序，編的很不錯
標(biāo)簽： vhdl 0809 ADC 語言
上傳用戶：lty6899826
vhdl語言編寫的時鐘顯示代碼，簡短而又易懂，個人覺得很不錯
標(biāo)簽： vhdl 語言 編寫 時鐘顯示
上傳用戶：bpgfl
vhdl設(shè)計(jì)的經(jīng)驗(yàn)，高人手記，讓你在編寫vhdl代碼時避免不應(yīng)用的錯誤和修改錯誤。
標(biāo)簽： vhdl 經(jīng)驗(yàn) 代碼 編寫
上傳用戶：sammi
用vhdl語言在FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算,大家共享
標(biāo)簽： vhdl FPGA 語言 浮點(diǎn)運(yùn)算
上傳用戶：epson850
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
