三個輸出的神經元網絡擬合如下函數（前面上傳的文件搞錯了）。 y1=x1ln(x2) + x2ln(x3)；y2=x3ln(x4) + x4ln(x5)；y3=x5ln(x6) + x6ln(x1)
上傳時間： 2015-05-11
上傳用戶：270189020
單輸出的神經元網絡擬合有噪聲干擾的函數：y=x1/(1+x1) + x2/(1+x2) + x3/(1+x3) + x4/(1+x4)
上傳時間： 2014-01-10
上傳用戶：xieguodong1234
CPU MPC8270 SDRAM K4S561632 x4(128Mbyte) BOOT FLASH AM29LV640(8MByte) Nand FLASH 兼容三星的K9F系列的FLASH CPU JTAG口 核心板集成 串口 3個 SMC1、SMC2、SCC1 （SMC1擴展板和核心板都有輸出接口） 以太網口 3個 FCC1、FCC2、FCC3 可編程發光二極管 6個 可編程發光數碼二極管 1個 系統外部中斷輸入 4個 外部系統復位輸入 1個 外部實時時鐘 系統掉電，時鐘不丟失 核心板電源 單一5V電源 開發系統電源 外部5V/3A輸入或者ATX電源 （注意：這兩個電源不能同時插入使用） BOOTLOADER U-BOOT 操作系統 Linux 2.4.18 開發工具 全套的設計開發工具，包括開發主機的操作系統安裝盤 驅動軟件 提供所有接口的驅動程序源代碼 核心板尺寸 123mm X 86mm 擴展板尺寸 178mm X 134mm
標簽： FLASH K4S561632 8MByte SDRAM
上傳時間： 2013-12-29
上傳用戶：王者A
CRC校驗實用程序 CRC-16碼: G(x)=X16+X15+X2+1 CRC-32碼: G(x)=X32+X26+X23+X22+X16+X12+X11+X10+X8+X7+X5+x4+X2+X1+X+1
上傳時間： 2014-01-08
上傳用戶：bjgaofei
用51匯編編寫的CRC-4校驗程序,生成多項式g(x) = x4 + x + 1, 非常適合數據量不大的場合.
上傳時間： 2016-10-29
上傳用戶：569342831
基于S2gx芯片的NIOS下的x4模式PCI-Express模塊
標簽： PCI-Express S2gx NIOS 芯片
上傳時間： 2017-02-09
上傳用戶：qiao8960
最佳適用機型(其它機型也可)：明基A500, P30,S670C,P50,A520,M315,S700,Qube,S660C,S668C,S680C,U700,x4,A6
上傳時間： 2014-01-14
上傳用戶：lht618
PCIE x4轉4路千兆網intel_i350 e2prom+spiflash 4光口4電口配置文件，用于I350網卡硬件開發：i350_at25256_NET.bini350_at25256_SFP.bini350_m25p40_NET.bini350_m25p40_SFP.bin
標簽： pcie
上傳時間： 2021-11-26
上傳用戶：
包含PCIex1,x4,x8,x16的原理圖庫符號，已經規范設計。
標簽： pcie
上傳時間： 2021-12-08
上傳用戶：
PCI Express是由Intel，Dell，Compaq，IBM，Microsoft等PCI SIG聯合成立的Arapahoe Work Group共同草擬并推舉成取代PCI總線標準的下一代標準。PCI Express利用串行的連接特點能輕松將數據傳輸速度提到一個很高的頻率，達到遠遠超出PCI總線的傳輸速率。一個PCI Express連接可以被配置成x1，x2，x4，x8，x12，x16和x32的數據帶寬。x1的通道能實現單向312.5 MB／s（2.5 Gb／s）的傳輸速率。Xilinx公司的Virtex5系列FPGA芯片內嵌PCI-ExpressEndpoint Block硬核，為實現單片可配置PCI-Express總線解決方案提供了可能。 本文在研究PCI-Express接口協議和PCI-Express Endpoint Block硬核的基礎上，使用Virtex5LXT50 FPGA芯片設計PCI Express接口硬件電路，實現PCI-Express數據傳輸
上傳時間： 2013-12-27
上傳用戶：wtrl
