附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2013-10-15
上傳用戶：3294322651
Multisim11.0
標簽： Multisim Circuit Design Suite
上傳時間： 2013-10-28
上傳用戶：不懂夜的黑
本資料是關于Nexys3板卡的培訓資料。Nexys 開發板是基于最新技術Spartan-6 FPGA的數字系統開發平臺。它擁有48M字節的外部存儲器（包括2個非易失性的相變存儲器），以及豐富的I/O器件和接口，可以適用于各式各樣的數字系統。 板上自帶AdeptTM高速USB2接口可以為開發板提供電源，也可以燒錄程序到FPGA，用戶數據的傳輸速率可以達到38M字節/秒。 Nexys3開發板可以通過添加一些低成本的外設Pmods （可以多達30幾個）和Vmods （最新型外設）來實現額外的功能，例如A/D和D/A轉換器，線路板，電機驅動裝置，和實現裝置等等。另外，Nexys3完全兼容所有的賽靈思工具，包括免費的WebPackTM，ChipscopeTM，EDKTM（嵌入式處理器設計套件），以及其他工具。 圖 Nexys3板卡介紹
上傳時間： 2013-10-24
上傳用戶：caiqinlin
Cadence Allegro印制電路板設計610，作為Allegro系統互連設計平臺的一個600系列產品，是一個完整的、高性能印制電路板設計套件。通過頂尖的技術，它為創建和編輯復雜、多層、高速、高密度的印制電路板設計提供了一個交互式、約束驅動的設計環境。它允許用戶在設計過程的任意階段定義、管理和驗證關鍵的高速信號，并能抓住今天最具挑戰性的設計問題。Allegro印制電路板設計610提高了設計效率和縮短設計周期,讓你的產品盡快進入量產。
上傳時間： 2013-11-23
上傳用戶：hj_18
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-10-29
上傳用戶：1234xhb
Ebase實時數據庫系統（Ebase Real-time Database Management System，簡稱EBase實時數據庫）是上海谷益科技有限公司推出的具有自主知識產權的實時數據庫管理系統及套件產品。 實時數據庫系統理論在新領域的擴展，在電力、鋼鐵、化工、造紙領域有著廣闊的應用前景，可以為企業提供高速、實時數據服務，能夠對快速變化的數據進行長期保存，是工廠控制層與生產管理系統之間連接橋梁，同時也是先進控制，在線優化、故障診斷的數據平臺
上傳時間： 2013-10-08
上傳用戶：muhongqing
微電腦型RS-485顯示電表（24*48mm/48*96mm） 特點： 5位數RS-485顯示電表 顯示范圍-19999-99999位數 通訊協議Modbus RTU模式 寬范圍交直流兩用電源設計 尺寸小,穩定性高 主要規格： 顯示范圍:-19999~99999 digit RS-485傳輸速度: 19200/9600/4800/2400 selective RS-485通訊位址: "01"-"FF" RS-485通訊協議: Modbus RTU mode 顯示幕: Red high efficiency LEDs high 10.16 mm (0.4") (MMX-RS-11X) Red high efficiency LEDs high 20.32 mm (0.8") (MMX-RS-12X) Red high efficiency LEDs high 10.16 mm (0.4")x2 (MMX-RS-22X) 參數設定方式: Touch switches 記憶方式: Non-volatile E²PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/power) 使用環境條件: 0-50℃(20 to 90% RH non-condensed) 存放環境條件: 0-70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時間： 2015-01-03
上傳用戶：feitian920
設計了一個基于FPGA的數據采集系統，并用Verilog HDL語言作為描述語言實現了對TLC0820的采樣控制和FPGA的數據處理等過程的控制，以Xilinx ISE 9.1i軟件為平臺，進行了設計輸入、分析與綜合、仿真與驗證等過程仿真實現了這一系統。
上傳時間： 2013-10-08
上傳用戶：13686209316
為了解決實現的瓶頸，Vivado 工具采用層次化器件編輯器和布局規劃器、速度提升 了3 至 15 倍且為 SystemVerilog 提供業界領先支持的邏輯綜合工具、速度提升 了4 倍且確定性更高的布局布線引擎、以及通過分析技術可最小化時序、線長、路由擁堵等多個變量的“成本”函數。此外，增量式流程能讓工程變更通知單 (ECO) 的任何修改只需對設計的一小部分進行重新實現就能快速處理，同時確保性能不受影響。 賽靈思vivado設計套件專題:http://www.elecfans.com/topic/tech/vivado/
標簽： Integrator Final_IP vivado 視頻
上傳時間： 2013-10-12
上傳用戶：誰偷了我的麥兜
