隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟,其全球性、全天候、低成本等特點(diǎn)使得GPS接收機(jī)的用戶數(shù)量大幅度增加,應(yīng)用領(lǐng)域越來(lái)越廣。但由于定位過(guò)程中各種誤差源的存在,單機(jī)定位精度受到影響。目前常從兩個(gè)方面考慮減小誤差提高精度:①用高精度相位天線、差分技術(shù)等通過(guò)提高硬件成本獲取高精度;②針對(duì)誤差源用濾波算法從軟件方面實(shí)現(xiàn)精度提高。兩種方法中,后者相對(duì)于前者在滿足精度要求的前提下節(jié)約成本,而且便于系統(tǒng)融合,是應(yīng)用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實(shí)現(xiàn)定位濾波算法需要時(shí)間,傳統(tǒng)CPU往往不能滿足實(shí)時(shí)性的要求,而FPGA以其快速并行計(jì)算越來(lái)越受到青睞。 本文在FPGA平臺(tái)上,根據(jù)“先時(shí)序后電路”的設(shè)計(jì)思想,由同步?jīng)]計(jì)方法以及自頂向下和自下而上的混合設(shè)計(jì)方法實(shí)現(xiàn)系統(tǒng)的總體設(shè)計(jì)。從GPS-OEM板輸出的定位信息的接收到定位結(jié)果的坐標(biāo)變換,最終到kalman濾波遞推計(jì)算減小定位誤差,實(shí)現(xiàn)實(shí)時(shí)、快速、高精度的GPS定位信息采集處理系統(tǒng),為GPS定位數(shù)據(jù)的處理方法做了新的嘗試,為基于FPGA的GPS嵌入式系統(tǒng)的開發(fā)奠定了基礎(chǔ)。具體工作如下: 基于FPGA設(shè)計(jì)了GPS定位數(shù)據(jù)的正確接收和顯示,以及經(jīng)緯度到平面坐標(biāo)的投影變換。根掘GPS輸出信息標(biāo)準(zhǔn)和格式,通過(guò)串口接收模塊實(shí)現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取,并通過(guò)LCD實(shí)時(shí)顯示。在提取信息的同時(shí)將數(shù)據(jù)格式由ASCⅡ碼轉(zhuǎn)變?yōu)槭M(jìn)制整數(shù)型,實(shí)現(xiàn)利用移位和加法運(yùn)算達(dá)到代替乘法運(yùn)算的效果,從而減少資源的利用率。在坐標(biāo)轉(zhuǎn)換過(guò)程中,利用查找表的方法查找轉(zhuǎn)化時(shí)需要的各個(gè)參數(shù)值,并將該參數(shù)先轉(zhuǎn)為雙精度浮點(diǎn)小數(shù),再進(jìn)行坐標(biāo)轉(zhuǎn)換。根據(jù)高斯轉(zhuǎn)化公式的規(guī)律將公式簡(jiǎn)化成只涉及加法和乘法運(yùn)算,以此簡(jiǎn)化公式運(yùn)算量,達(dá)到節(jié)省資源的目的。 卡爾曼濾波器的實(shí)現(xiàn)。首先分析了影響定位精度的各種誤差因素,將各種誤差因素視為一階馬爾科夫過(guò)程的總誤差,建立了系統(tǒng)狀態(tài)方程、觀測(cè)方程和濾波方程,并基于分散濾波的思想進(jìn)行卡爾曼濾波設(shè)計(jì),并通過(guò)Matlab進(jìn)行仿真。結(jié)果表明,本文設(shè)計(jì)的卡爾曼濾波器收斂性好,定位精度高、估計(jì)誤差小。在仿真基礎(chǔ)上,實(shí)現(xiàn)基于FPGA的卡爾曼濾波計(jì)算。在滿足實(shí)時(shí)性的基礎(chǔ)上,通過(guò)IP核、模塊的分時(shí)復(fù)用和樹狀結(jié)構(gòu)節(jié)省資源,實(shí)現(xiàn)數(shù)據(jù)卡爾曼濾波,達(dá)到提高數(shù)據(jù)精度的效果。 設(shè)計(jì)中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺(tái),采用Verilog HDL硬件描述語(yǔ)言實(shí)現(xiàn),利用Xilinx公司的ISE10.1工具布局布線,一共使用44438個(gè)邏輯資源,時(shí)鐘頻率達(dá)到100MHZ以上,滿足實(shí)時(shí)性信號(hào)處理要求,在保證精度的前提下達(dá)到資源最優(yōu)。Modelsim仿真驗(yàn)證了該設(shè)計(jì)的正確性。
上傳時(shí)間: 2013-04-24
上傳用戶:二驅(qū)蚊器
遺傳算法是一種基于自然選擇原理的優(yōu)化算法,在很多領(lǐng)域有著廣泛的應(yīng)用。但是,遺傳算法使用計(jì)算機(jī)軟件實(shí)現(xiàn)時(shí),會(huì)隨著問(wèn)題復(fù)雜度和求解精度要求的提高,產(chǎn)生很大的計(jì)算延時(shí),這種計(jì)算的延時(shí)限制了遺傳算法在很多實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。為了提升運(yùn)行速度,可以使用FPGA作為硬件平臺(tái),設(shè)計(jì)數(shù)字系統(tǒng)完成遺傳算法。和軟件實(shí)現(xiàn)相比,硬件實(shí)現(xiàn)盡管在實(shí)時(shí)性和并行性方面具有很大優(yōu)勢(shì),但同時(shí)會(huì)導(dǎo)致系統(tǒng)的靈活性不足、通用性不強(qiáng)。本文針對(duì)上述矛盾,使用基于功能的模塊化思想,將基于FPGA的遺傳算法硬件平臺(tái)劃分成兩類模塊:系統(tǒng)功能模塊和算子功能模塊。針對(duì)不同問(wèn)題,可以在保持系統(tǒng)功能模塊不變的前提下,選擇不同的遺傳算子功能模塊完成所需要的優(yōu)化運(yùn)算。本文基于Xilinx公司的Virtex5系列FPGA平臺(tái),使用VerilogHDL語(yǔ)言實(shí)現(xiàn)了偽隨機(jī)數(shù)發(fā)生模塊、隨機(jī)數(shù)接口模塊、存儲(chǔ)器接口/控制模塊和系統(tǒng)控制模塊等系統(tǒng)功能模塊,以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉(zhuǎn)變異算子模塊等遺傳算法功能模塊,構(gòu)建了系統(tǒng)功能構(gòu)架和遺傳算子庫(kù)。該設(shè)計(jì)方法不僅使遺傳算法平臺(tái)在解決問(wèn)題時(shí)具有更高的靈活性和通用性,而且維持了系統(tǒng)架構(gòu)的穩(wěn)定。本文設(shè)計(jì)了多峰值、不連續(xù)、不可導(dǎo)函數(shù)的極值問(wèn)題和16座城市的旅行商問(wèn)題 (TSP)對(duì)遺傳算法硬件平臺(tái)進(jìn)行了測(cè)試。根據(jù)測(cè)試結(jié)果,該硬件平臺(tái)表現(xiàn)良好,所求取的最優(yōu)解誤差均在1%以內(nèi)。相對(duì)于軟件實(shí)現(xiàn),該系統(tǒng)在求解一些復(fù)雜問(wèn)題時(shí),速度可以提高2個(gè)數(shù)量級(jí)。最后,本文使用FPGA實(shí)現(xiàn)了粗粒度并行遺傳算法模型,并用于 TSP問(wèn)題的求解。將硬件平臺(tái)的運(yùn)行速度在上述基礎(chǔ)上提高了近1倍,取得了顯著的效果。關(guān)鍵詞:遺傳算法,硬件實(shí)現(xiàn),并行設(shè)計(jì),F(xiàn)PGA,TSP
標(biāo)簽: FPGA 算法 硬件實(shí)現(xiàn)
上傳時(shí)間: 2013-06-15
上傳用戶:hakim
ispLEVER2.0是一套完整的EDA軟件。設(shè)計(jì)輸入可采用原理圖、硬件描述語(yǔ)言、混合輸入三種方式。能對(duì)所設(shè)計(jì)的數(shù)字電子系統(tǒng)進(jìn)行功能仿真和時(shí)序仿真。編譯器是此軟件的核心,能進(jìn)行邏輯優(yōu)化,將邏輯映射到器件中去,自動(dòng)完成布局與布線并生成編程所需要的熔絲圖件。軟件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件。Xilinx.ISE.Design.Suite(北京市電子設(shè)計(jì)競(jìng)賽指定軟件)
標(biāo)簽: ispLEVER2
上傳時(shí)間: 2013-04-24
上傳用戶:weddps
modelsim么就是個(gè)比較強(qiáng)大的功能仿真軟件。然后作為互助軟件。modelsim和altera、xilinx等提供了專用的優(yōu)化版本
上傳時(shí)間: 2013-06-01
上傳用戶:cc111
隨著數(shù)字電視全國(guó)范圍丌播時(shí)間表的臨近,數(shù)字電視技術(shù)得到很大發(fā)展,數(shù)字電視信號(hào)在信源基帶數(shù)據(jù)和信道傳輸?shù)确矫嬉呀?jīng)進(jìn)一步標(biāo)準(zhǔn)化,數(shù)字電視傳播途徑也越來(lái)越廣,在衛(wèi)星、地面及有線電視網(wǎng)中傳輸數(shù)字電視信號(hào)得到迅速發(fā)展。借著2008年奧運(yùn)的東風(fēng),數(shù)字電視領(lǐng)域的應(yīng)用研究方興未艾。 本課題目的是完成有線數(shù)字電視廣播系統(tǒng)的重要設(shè)備--調(diào)制器的設(shè)計(jì)和實(shí)現(xiàn),核心器件選用FPGA芯片。系統(tǒng)硬件實(shí)現(xiàn)以國(guó)家標(biāo)準(zhǔn)GY/T 170-2001(有線數(shù)字電視廣播信道編碼與調(diào)制規(guī)范)為主要依據(jù),以Xilinx公司的Virtex系列(Virtex 4,Virtex 5)芯片及相關(guān)開發(fā)板(ML402、ML506)為平臺(tái),主要任務(wù)是基于相關(guān)標(biāo)準(zhǔn)對(duì)其實(shí)用技術(shù)進(jìn)行研究和開發(fā)。完成了信道編碼和調(diào)制的模塊劃分、Verilog HLD程序的編寫(或IP核的調(diào)用)和仿真以及在板調(diào)試和聯(lián)調(diào)等工作,設(shè)計(jì)目的是在提高整個(gè)系統(tǒng)集成度的前提下實(shí)現(xiàn)多頻點(diǎn)調(diào)制。 本文在研究現(xiàn)有數(shù)字電視網(wǎng)絡(luò)技術(shù)和相關(guān)產(chǎn)品的基礎(chǔ)上,以國(guó)標(biāo)GY/T170-2001為主要依據(jù)并參閱了其他的相關(guān)標(biāo)準(zhǔn),提出了多頻點(diǎn)QAM調(diào)制器的實(shí)現(xiàn)方案。整個(gè)工作包括:模塊劃分,完成了基帶物理接口(輸入)、包頭反轉(zhuǎn)與隨機(jī)化、RS編碼、卷積交織、碼流變換、差分編碼、星座映射、基帶成型(包括Nyquist濾波器、半帶濾波器、CIC濾波器的設(shè)計(jì)或模塊調(diào)用)、高端DAC的配置(輸出)等模塊的Verilog HLD程序的編寫(或者IP核調(diào)用)和仿真等工作;成功進(jìn)行了開發(fā)板板級(jí)調(diào)試,調(diào)試的過(guò)程中充分利用Xilinx公司的開發(fā)板和調(diào)試軟件ChipScope,成功設(shè)計(jì)了驗(yàn)證方案并進(jìn)行了模塊驗(yàn)證;最后進(jìn)行了各模塊聯(lián)調(diào)工作,設(shè)計(jì)了系統(tǒng)驗(yàn)證方案并成功完成對(duì)整個(gè)系統(tǒng)的驗(yàn)證工作。 經(jīng)測(cè)試表明,該系統(tǒng)主要性能達(dá)到國(guó)家相關(guān)標(biāo)準(zhǔn)GY/T 198-2003(有線數(shù)字電視廣播QAM調(diào)制器技術(shù)要求和測(cè)量方法)規(guī)定的技術(shù)指標(biāo),可以進(jìn)入樣機(jī)試生產(chǎn)環(huán)節(jié)。
標(biāo)簽: 有線數(shù)字電視 廣播系統(tǒng) 信道編碼
上傳時(shí)間: 2013-04-24
上傳用戶:jiangfire
基于Xilinx FPGA的機(jī)電系統(tǒng)智能控制器設(shè)計(jì)及應(yīng)用
標(biāo)簽: 機(jī)電系統(tǒng) 智能控制器
上傳時(shí)間: 2013-07-26
上傳用戶:change0329
CCSDS組織(空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì))于2005年公布了新的圖像壓縮標(biāo)準(zhǔn),該標(biāo)準(zhǔn)算法采用基于小波變換的比特平面編碼方法,支持無(wú)損有損壓縮編碼和精確碼率控制并具有較好的抗誤碼能力和非常高的圖像壓縮性能,能滿足實(shí)際應(yīng)用中的多種需求。同時(shí)該算法具有較低的算法復(fù)雜度,易于低功耗硬件實(shí)現(xiàn),并且對(duì)航天圖像具有較高的適應(yīng)性,因此,在航天應(yīng)用方面具有廣闊的前景。 本論文主要針對(duì)CCSDS圖像壓縮算法的FPGA硬件實(shí)現(xiàn),在有限的硬件資源下,提出高速高效的CCSDS圖像壓縮編碼器設(shè)計(jì)方案并在已有的FPGA硬件平臺(tái)上加以實(shí)現(xiàn)。本文首先對(duì)CCSDS圖像壓縮算法的編碼原理進(jìn)行詳細(xì)介紹;然后提出DWT、BPE和碼流組織這三大模塊的并行化硬件實(shí)現(xiàn)方案,并給出了進(jìn)行批量仿真測(cè)試的仿真平臺(tái)設(shè)計(jì)方案。最后在Xilinx VIRTEX-II FPGA平臺(tái)上經(jīng)過(guò)成功驗(yàn)證,測(cè)試結(jié)果表明系統(tǒng)各項(xiàng)技術(shù)指標(biāo)可滿足星載圖像壓縮的要求。
標(biāo)簽: CCSDS 算法 星載 圖像壓縮系統(tǒng)
上傳時(shí)間: 2013-06-13
上傳用戶:wanghui2438
近幾年來(lái),OFDM技術(shù)引起了人們的廣泛注意,根據(jù)這項(xiàng)新技術(shù),很多相關(guān)協(xié)議被提出來(lái)。其中WiMax代表空中接口滿足IEEE802.16標(biāo)準(zhǔn)的寬帶無(wú)線通信系統(tǒng),IEEE標(biāo)準(zhǔn)在2004年定義了空中接口的物理層(PHY),即802.16d協(xié)議。該協(xié)議規(guī)定數(shù)據(jù)傳輸采用突發(fā)模式,調(diào)制方式采用OFDM技術(shù),傳輸速率較高且實(shí)現(xiàn)方便、成本低廉,已經(jīng)成為首先推廣應(yīng)用的商業(yè)化標(biāo)準(zhǔn)。本文對(duì)IEEE802.16d OFDM系統(tǒng)物理層進(jìn)行了研究,并在XILINX公司的Virtexpro II芯片上實(shí)現(xiàn)了基帶算法。 ⑴探討了OFDM基本原理及其關(guān)鍵技術(shù)。根據(jù)IEEE802.16d OFDM系統(tǒng)的物理層發(fā)送端流程搭建了基帶仿真鏈路,利用MATLAB/SIMULINK仿真了OFDM系統(tǒng)在有無(wú)循環(huán)前綴(CP)、多徑數(shù)目不同等情況下的性能變化。由于同步算法和信道估計(jì)算法計(jì)算量都很大,為了找到適合采用FPGA實(shí)現(xiàn)的算法,分析了同步誤差和不同信道估計(jì)算法對(duì)接收信號(hào)的影響,并結(jié)合計(jì)算量的大小提出了一種新的聯(lián)合同步算法,以及得出了LS信道估計(jì)算法最適合802.16d系統(tǒng)的結(jié)論。 ⑵完成了基帶發(fā)射機(jī)和接收機(jī)的FPGA硬件電路實(shí)現(xiàn)。為了使系統(tǒng)的時(shí)鐘頻率更高,采用了流水線的結(jié)構(gòu)。設(shè)計(jì)中采用編寫Verilog程序和使用IP核相結(jié)合的辦法,實(shí)現(xiàn)了新的聯(lián)合同步算法,并且通過(guò)簡(jiǎn)化結(jié)構(gòu),避免了信道估計(jì)算法中的繁瑣除法。利用ISE9.2i和Modelsim6.Oc軟件平臺(tái)對(duì)程序進(jìn)行設(shè)計(jì)、綜合和仿真,并將仿真結(jié)果和MATLAB軟件計(jì)算結(jié)果相對(duì)比。結(jié)果表明,采用16位數(shù)據(jù)總線可達(dá)到理想的精度。 ⑶采用串口通信的方式對(duì)基帶系統(tǒng)進(jìn)行了驗(yàn)證。通過(guò)串口通信從功能上表明該系統(tǒng)確實(shí)可行。
標(biāo)簽: FPGA OFDM 基帶 系統(tǒng)研究
上傳時(shí)間: 2013-04-24
上傳用戶:zhangyigenius
隨著科學(xué)技術(shù)水平的不斷提高,數(shù)字集成電路被廣泛應(yīng)用。通用串行總線USB(Universal Serial Bus)是計(jì)算機(jī)與外圍設(shè)備互連的標(biāo)準(zhǔn)接口之一,是一種點(diǎn)對(duì)點(diǎn)的通信接口,可同時(shí)支持多個(gè)外圍設(shè)備。USB2.0規(guī)范的通信速率非常高,其峰值可達(dá)480Mbit/s,使得它已經(jīng)成為目前最流行的外設(shè)接口標(biāo)準(zhǔn)。FPGA芯片是今后電子產(chǎn)品發(fā)展的趨勢(shì),帶有USB接口的FPGA系統(tǒng)將有很好的市場(chǎng)需求和發(fā)展前景。 論文主要從研究FPGA的結(jié)構(gòu)、Xilinx公司Spartan3F系列中的XC3S400的引腳功能、了解FPGA開發(fā)流程、熟悉USB2.0的通信協(xié)議以及驅(qū)動(dòng)的一些基本知識(shí)入手,目的是完成帶有USB接口的FPGA的PCB板的制作和FPGA內(nèi)部程序的編寫以及USB固件的開發(fā)。結(jié)合了Cypress公司的上位機(jī),開發(fā)了基于USB接口的FPGA和PC機(jī)通信系統(tǒng),能夠進(jìn)行數(shù)據(jù)傳輸。論文研究了Xilinx的3S400芯片的內(nèi)部結(jié)構(gòu)和各個(gè)引腳的功能,設(shè)計(jì)了關(guān)于Xilinx的3S400最小系統(tǒng)電路圖,在Xilinx的FPGA的開發(fā)環(huán)境,編寫了FPGA的代碼。由于FPGA內(nèi)嵌的USB2.0的內(nèi)核價(jià)格昂貴,需要向生產(chǎn)FPGA的芯片廠商購(gòu)買,因此論文選擇了外接USB芯片,雖然增加了PCB板的面積,但其開發(fā)成本較低,且技術(shù)成熟,大多數(shù)USB通信研究者進(jìn)行廣泛研究。論文在詳細(xì)介紹了USB2.0的通信協(xié)議,Cypress公司生產(chǎn)的CY7C68013芯片的結(jié)構(gòu),以及其固件的開發(fā)基礎(chǔ)上,開發(fā)了基于FPGA的USB與PC機(jī)的通信系統(tǒng),該通信系統(tǒng)可以和上位機(jī)進(jìn)行點(diǎn)對(duì)點(diǎn)的數(shù)據(jù)傳輸,為大批量的數(shù)據(jù)通信產(chǎn)品的開發(fā)提供了研究和生產(chǎn)的基礎(chǔ)。
標(biāo)簽: FPGA USB 通信系統(tǒng)
上傳時(shí)間: 2013-07-26
上傳用戶:xz85592677
xilinx spartan6 demo board sp605 pcb, allegro15.7
上傳時(shí)間: 2013-06-18
上傳用戶:xiaoyunyun
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1