此文件是對xilinx95144器件編的程序，編譯器采用xilinx ise5.2編譯。功能取締了單片機。
上傳時間： 2013-08-30
上傳用戶：bioequ
用8031加載ALtera的FPGA，也可用于Xilinx的FPGA的加載
上傳時間： 2013-09-06
上傳用戶：txfyddz
CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路（ASIC），特別適合于產品的樣品開發與小批量生產。本書從現代電子系統設計的角度出發，以全球著名的可編程邏輯器件供應商Xilinx公司的產品為背景，系統全面地介紹該公司的CPLD/FPGA產品的結構原理、性能特點、設計方法以及相應的EDA工具軟件，重點介紹CPLD/FPGA在數字系統設計、數字通信與數字信號處理等領域中的應用。\r\n 本書內容新穎、技術先進、由淺入深，既有關于大規模可編輯邏輯器件的系統論述，又有豐富的設計應用實例。對于從事各類
上傳時間： 2013-09-06
上傳用戶：Maple
本文討論了如何設計有效的testbench，適合剛接觸testbench不久的用戶閱讀提高 （xilinx公司編寫）
標簽： Testbenches Efficient Writing
上傳時間： 2013-10-18
上傳用戶：xiaodu1124
為了滿足現代高速通信中頻率快速轉換的需求，基于坐標旋轉數字計算（CORDIC，Coordinate Rotation Digital Computer）算法完成正交直接數字頻率合成（ODDFS，Orthogonal Direct Digital Frequency Synthesizer）電路設計方案。采用MATLAB和Xilinx System Generator開發工具搭建電路的系統模型，通過現場可編程門陣列（FPGA，Field Programmable Gate Array）完成電路的寄存器傳輸級（RTL，Register Transfer Level）驗證，仿真結果表明電路設計具有很高的有效性和可行性。
上傳時間： 2013-11-09
上傳用戶：hfnishi
Xilinx公司推出的DSP設計開發工具System Generator是在Matlab環境中進行建模，是DSP高層系統設計與Xilinx FPGA之間實現的“橋梁”。在分析了FPGA傳統級設計方法的基礎上，提出了基于System Generator的系統級設計新方法，并應用新方法設計驗證了一套數字下變頻系統，通過仿真和實驗結果驗證了該方法的有效性和準確性。
上傳時間： 2013-11-18
上傳用戶：小草123
數字濾波器是數字信號處理領域內的重要組成部分。FIR濾波器又以其嚴格的線性相位及穩定性高等特性被廣泛應用。本文結合MATLAB工具軟件介紹了FIR數字濾波器的設計方法，并在Xilinx的FPGA器件上完成設計實現。最后，使用MATLAB和ModelSim軟件對數據進行了分析，證實了設計實現的正確性與可行性。
上傳時間： 2013-10-13
上傳用戶：robter
以某高速實時頻譜儀為應用背景，論述了5 Gsps采樣率的高速數據采集系統的構成和設計要點，著重分析了采集系統的關鍵部分高速ADC（analog to digital，模數轉換器）的設計、系統采樣時鐘設計、模數混合信號完整性設計、電磁兼容性設計和基于總線和接口標準（PCI Express）的數據傳輸和處理軟件設計。在實現了系統硬件的基礎上，采用Xilinx公司ISE軟件的在線邏輯分析儀（ChipScope Pro）測試了ADC和采樣時鐘的性能，實測表明整體指標達到設計要求。給出上位機對采集數據進行處理的結果，表明系統實現了數據的實時采集存儲功能。
上傳時間： 2014-11-26
上傳用戶：黃蛋的蛋黃
為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結果選擇高位的進位為1或者進位為零的運算結果，節省了進位選擇等待的時間，最后利用XILINX進行時序仿真，在FPGA上進行驗證，可穩定運行在高達50兆的頻率，理論分析與計算機仿真表明該算法切實可行、有效并且易于實現。
上傳時間： 2013-12-19
上傳用戶：jshailingzzh
EDA （Electronic Design Automation）即“電子設計自動化”，是指以計算機為工作平臺，以EDA軟件為開發環境，以硬件描述語言為設計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產品自動化設計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發領域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業軟件公司，業內最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產品而開發的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商，具有良好的標準化和兼容性，適合于學術研究單位使用，但系統復雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優化設計，提高資源利用率，降低功耗，改善性能，比較適合產品開發單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發環境 由半導體公司提供，基本上可以完成從設計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優勢是功能全集成化，可以加快動態調試，縮短開發周期；缺點是在綜合和仿真環節與專業的軟件相比，都不是非常優秀的。 (2) 綜合類 這類軟件的功能是對設計輸入進行邏輯分析、綜合和優化，將硬件描述語句（通常是系統級的行為描述語句）翻譯成最基本的與或非門的連接關系（網表），導出給PLD/FPGA廠家的軟件進行布局和布線。為了優化結果，在進行較復雜的設計時，基本上都使用這些專業的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復雜一些的設計，一般需要使用這些專業的仿真軟件。因為同樣的設計輸入，專業軟件的仿真速度比集成環境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優化能力突出，有的仿真模擬功能強，好在多數工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設置直接調用Modelsim和 Synplify進行仿真和綜合。 如果設計的硬件系統不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發環境中完成整個設計流程。如果要進行復雜系統的設計，則常規的方法是多種EDA工具協調工作，集各家之所長來完成設計流程。
上傳時間： 2013-11-19
上傳用戶：wxqman
<ol id="xcexl"></ol>
