中文字幕精品www乱入免费视频,久久a爱视频,欧美一区二区日韩一区二区

xilinx-XUPV

基于Xilinx Spartan系列開發(fā)板的DDR SDRAM設(shè)計(jì)方案及經(jīng)驗(yàn)總結(jié)!

基于Xilinx Spartan系列開發(fā)板的DDR SDRAM設(shè)計(jì)方案及經(jīng)驗(yàn)總結(jié)!

標(biāo)簽： Spartan Xilinx SDRAM DDR

上傳時(shí)間： 2016-09-29

上傳用戶：hopy
附件介紹了如何使用compxlib命令編譯Xilinx的ModelSim仿真庫(kù)

附件介紹了如何使用compxlib命令編譯Xilinx的ModelSim仿真庫(kù)，創(chuàng)建這個(gè)仿真庫(kù)對(duì)ISE調(diào)用modelsim是必不可少的一步,該法完全自動(dòng)化，免去繁雜的手動(dòng)操作，是創(chuàng)建這個(gè)仿真庫(kù)最簡(jiǎn)潔的方法之一

標(biāo)簽： compxlib ModelSim Xilinx 附件

上傳時(shí)間： 2013-12-20

上傳用戶：wpwpwlxwlx
:針對(duì)現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時(shí)給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用Xilinx的Spartan2E芯片設(shè)

:針對(duì)現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時(shí)給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用Xilinx的Spartan2E芯片設(shè)計(jì)一個(gè)多通道圖像信號(hào)處理系統(tǒng)。

標(biāo)簽： FPGA Spartan2E Xilinx 雙向端口

上傳時(shí)間： 2014-01-23

上傳用戶：tianjinfan
ATmega128實(shí)驗(yàn)板簡(jiǎn)要介紹：主要芯片： CPU:ATmega128L SRAM:SR61L256BS-8 CPLD:XILINX XC95144XL SFLAS

ATmega128實(shí)驗(yàn)板簡(jiǎn)要介紹：主要芯片： CPU:ATmega128L SRAM:SR61L256BS-8 CPLD:XILINX XC95144XL SFLASH:AT45DB081B ETHERNET:CS8900A USB:PDIUSBD12 LCD:122x32 LMC62_095_M POWER:LM2596S-3.3 RS232:MAX3232 軟件：RS232,SRAM,CPLD調(diào)試通過(guò)，uCosII可以運(yùn)行，ethernet部分沒(méi)有完成，usb完成了一部分。開發(fā)環(huán)境： WINAVR,ISE6,AVR Studio

標(biāo)簽： ATmega 128 XILINX 95144

上傳時(shí)間： 2013-12-14

上傳用戶：z754970244
本程序用xilinx EDK9.1運(yùn)行

本程序用xilinx EDK9.1運(yùn)行，通過(guò)microblaze軟核，實(shí)現(xiàn)在sparton——3e板卡上的按鍵及開關(guān)的控制，通過(guò)RS－232與超級(jí)終端進(jìn)行通信。

標(biāo)簽： xilinx EDK 9.1 程序

上傳時(shí)間： 2016-10-02

上傳用戶：qiao8960
XC2s200 Xilinx公司的SpartanII FPGA 全套圖紙

XC2s200 Xilinx公司的SpartanII FPGA 全套圖紙，很好！

標(biāo)簽： SpartanII Xilinx FPGA s200

上傳時(shí)間： 2013-12-17

上傳用戶：氣溫達(dá)上千萬(wàn)的
xilinx官方PCIcore 有詳細(xì)說(shuō)明文檔

xilinx官方PCIcore 有詳細(xì)說(shuō)明文檔，支持Spartan，Vertex

標(biāo)簽： PCIcore xilinx 文檔

上傳時(shí)間： 2016-10-06

上傳用戶：changeboy
Xilinx FPGA 開發(fā)板的ADC采樣源程序內(nèi)有PDF文檔詳細(xì)說(shuō)明 VHDL代碼

Xilinx FPGA 開發(fā)板的ADC采樣源程序內(nèi)有PDF文檔詳細(xì)說(shuō)明 VHDL代碼

標(biāo)簽： Xilinx FPGA VHDL ADC

上傳時(shí)間： 2013-12-09

上傳用戶：thuyenvinh
Xilinx公司 Virtex4 FPGA官方評(píng)估板的電路原理圖和相應(yīng)的PCB文件。是Virtex FPGA硬件電路設(shè)計(jì)的典范參考設(shè)計(jì)。其中

Xilinx公司 Virtex4 FPGA官方評(píng)估板的電路原理圖和相應(yīng)的PCB文件。是Virtex FPGA硬件電路設(shè)計(jì)的典范參考設(shè)計(jì)。其中，PCB文件是PADS格式。

標(biāo)簽： FPGA Virtex4 Xilinx Virtex

上傳時(shí)間： 2016-10-15

上傳用戶：123啊
xilinx里的乘法器ip核程序

xilinx里的乘法器ip核程序，booth乘法 wallace tree算法 4-2壓縮編碼超前進(jìn)位加法

標(biāo)簽： xilinx 乘法器程序

上傳時(shí)間： 2016-10-17

上傳用戶：ve3344

主站蜘蛛池模板：惠来县| 桑日县| 乾安县| 芒康县| 苏州市| 休宁县| 山西省| 建德市| 山阴县| 都匀市| 泽普县| 合山市| 新宾| 沾化县| 儋州市| 乡宁县| 忻州市| 资溪县| 马公市| 定州市| 抚顺市| 泸水县| 济源市| 东阳市| 武宣县| 济南市| 赤水市| 泰和县| 高唐县| 东光县| 海原县| 铜梁县| 锡林郭勒盟| 寻乌县| 荆州市| 巢湖市| 淮安市| 团风县| 郑州市| 尉犁县| 康马县|