附件 介紹了如何 使用compxlib命令編譯xilinx的ModelSim仿真庫，創(chuàng)建這個(gè)仿真庫對ISE調(diào)用modelsim是必不可少的一步,該法完全自動(dòng)化，免去繁雜的手動(dòng)操作，是創(chuàng)建這個(gè)仿真庫最簡潔的方法之一
標(biāo)簽： compxlib ModelSim xilinx 附件
上傳時(shí)間： 2013-12-20
上傳用戶：wpwpwlxwlx
:針對現(xiàn)場可編程門陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時(shí)給 出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用xilinx的Spartan2E芯片 設(shè)計(jì)一個(gè)多通道圖像信號處理系統(tǒng)。
標(biāo)簽： FPGA Spartan2E xilinx 雙向端口
上傳時(shí)間： 2014-01-23
上傳用戶：tianjinfan
ATmega128實(shí)驗(yàn)板 簡要介紹： 主要芯片： CPU:ATmega128L SRAM:SR61L256BS-8 CPLD:xilinx XC95144XL SFLASH:AT45DB081B ETHERNET:CS8900A USB:PDIUSBD12 LCD:122x32 LMC62_095_M POWER:LM2596S-3.3 RS232:MAX3232 軟件：RS232,SRAM,CPLD調(diào)試通過，uCosII可以運(yùn)行，ethernet部分沒有完成，usb完成了一部分。 開發(fā)環(huán)境： WINAVR,ISE6,AVR Studio
標(biāo)簽： ATmega 128 xilinx 95144
上傳時(shí)間： 2013-12-14
上傳用戶：z754970244
本程序用xilinx EDK9.1運(yùn)行，通過microblaze軟核，實(shí)現(xiàn)在sparton——3e板卡上的按鍵及開關(guān)的控制，通過RS－232與超級終端進(jìn)行通信。
標(biāo)簽： xilinx EDK 9.1 程序
上傳時(shí)間： 2016-10-02
上傳用戶：qiao8960
XC2s200 xilinx公司的SpartanII FPGA 全套圖紙，很好！
標(biāo)簽： SpartanII xilinx FPGA s200
上傳時(shí)間： 2013-12-17
上傳用戶：氣溫達(dá)上千萬的
xilinx官方PCIcore 有詳細(xì)說明文檔，支持Spartan，Vertex
標(biāo)簽： PCIcore xilinx 文檔
上傳時(shí)間： 2016-10-06
上傳用戶：changeboy
xilinx FPGA 開發(fā)板的ADC采樣源程序 內(nèi)有PDF文檔詳細(xì)說明 VHDL代碼
標(biāo)簽： xilinx FPGA VHDL ADC
上傳時(shí)間： 2013-12-09
上傳用戶：thuyenvinh
xilinx公司 Virtex4 FPGA官方評估板的電路原理圖和相應(yīng)的PCB文件。是Virtex FPGA硬件電路設(shè)計(jì)的典范參考設(shè)計(jì)。其中，PCB文件是PADS格式。
標(biāo)簽： FPGA Virtex4 xilinx Virtex
上傳時(shí)間： 2016-10-15
上傳用戶：123啊
xilinx里的乘法器ip核程序，booth乘法 wallace tree算法 4-2壓縮編碼 超前進(jìn)位加法
標(biāo)簽： xilinx 乘法器 程序
上傳時(shí)間： 2016-10-17
上傳用戶：ve3344
這是一個(gè)基于xilinx ISE9.1的一個(gè)歷程，包含兩個(gè)FIFO代碼，第一個(gè)FIFO讀寫用同一個(gè)時(shí)鐘，第二個(gè)FIFO讀寫用不同的時(shí)鐘。
標(biāo)簽： xilinx ISE 9.1
上傳時(shí)間： 2016-10-22
上傳用戶：003030
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
