-
Abstract: Transimpedance amplifiers (TIAs) are widely used to translate the current output of sensors like photodiode-to-voltagesignals, since several circuits and instruments can only accept voltage input. An operational amplifier with a feedback resistor fromoutput to the inverting input is the most straightforward implementation of such a TIA. However, even this simple TIA circuit requirescareful trade-offs among noise gain, offset voltage, bandwidth, and stability. Clearly stability in a TIA is essential for good, reliableperformance. This application note explains the empirical calculations for assessing stability and then shows how to fine-tune theselection of the feedback phase-compensation capacitor.
標(biāo)簽：
Transimpedance
Stabilize
Amplifier
Your
上傳時(shí)間：
2013-11-13
上傳用戶：daoyue
-
This note describes some of the unique IC design techniques incorporated into a fast, monolithic power buffer, the LT1010. Also, some application ideas are described such as capacitive load driving, boosting fast op amp output current and power supply circuits.
標(biāo)簽：
BUFFER
運(yùn)算
放大器設(shè)計(jì)
上傳時(shí)間：
2013-11-12
上傳用戶：671145514
-
One of the most critical components in a step-up design like Figure 1 is the transformer. Transformers have parasitic components that can cause them to deviate from their ideal characteristics, and the parasitic capacitance associated with the secondary can cause large resonating current spikes on the leading edge of the switch current waveform.
標(biāo)簽：
寄生電容
升壓變壓器
中的設(shè)計(jì)
上傳時(shí)間：
2013-11-22
上傳用戶：15070202241
-
ANALOG INPUT BANDWIDTH is a measure of the frequencyat which the reconstructed output fundamental drops3 dB below its low frequency value for a full scale input. Thetest is performed with fIN equal to 100 kHz plus integer multiplesof fCLK. The input frequency at which the output is −3dB relative to the low frequency input signal is the full powerbandwidth.APERTURE JITTER is the variation in aperture delay fromsample to sample. Aperture jitter shows up as input noise.APERTURE DELAY See Sampling Delay.BOTTOM OFFSET is the difference between the input voltagethat just causes the output code to transition to the firstcode and the negative reference voltage. Bottom Offset isdefined as EOB = VZT–VRB, where VZT is the first code transitioninput voltage and VRB is the lower reference voltage.Note that this is different from the normal Zero Scale Error.CONVERSION LATENCY See PIPELINE DELAY.CONVERSION TIME is the time required for a completemeasurement by an analog-to-digital converter. Since theConversion Time does not include acquisition time, multiplexerset up time, or other elements of a complete conversioncycle, the conversion time may be less than theThroughput Time.DC COMMON-MODE ERROR is a specification which appliesto ADCs with differential inputs. It is the change in theoutput code that occurs when the analog voltages on the twoinputs are changed by an equal amount. It is usually expressed in LSBs.
標(biāo)簽：
Converter
Defi
ADC
轉(zhuǎn)換器
上傳時(shí)間：
2013-11-12
上傳用戶：pans0ul
-
Power conversion by virtue of its basic role produces harmonics due to theslicing of either voltages or currents. To a large extent the pollution in theutility supply and the deterioration of the power quality has been generatedor created by non-linear converters. It is therefore ironic that power convertersshould now be used to clean up the pollution that they helped to create inthe first place.In a utility system, it is desirable to prevent harmonic currents (which resultin EMI and resonance problems) and limit reactive power flows (whichresult in transmission losses).Traditionally, shunt passive filters, comprised of tuned LC elements andcapacitor banks, were used to filter the harmonics and to compensate forreactive current due to non-linear loads. However, in practical applicationsthese methods have many disadvantages.
標(biāo)簽：
Filters
Active
上傳時(shí)間：
2013-11-05
上傳用戶：AISINI005
-
Construction Strategy of ESD Protection CircuitAbstract： The principles used to construct ESD protection on circuits and the basic conceptions of ESD protection design are presented.Key words：ESD protection/On circuit, ESD design window, ESD current path1 引言靜電放電（ESD，Electrostatic Discharge）給電子器件環(huán)境會(huì)帶來破壞性的后果。它是造成集成電路失效的主要原因之一。隨著集成電路工藝不斷發(fā)展，互補(bǔ)金屬氧化物半導(dǎo)體（CMOS，Complementary Metal-Oxide Semiconductor）的特征尺寸不斷縮小，金屬氧化物半導(dǎo)體(MOS, Metal-Oxide Semiconductor)的柵氧厚度越來越薄，MOS 管能承受的電流和電壓也越來越小，因此要進(jìn)一步優(yōu)化電路的抗ESD 性能，需要從全芯片ESD 保護(hù)結(jié)構(gòu)的設(shè)計(jì)來進(jìn)行考慮。
標(biāo)簽：
Construction
Strategy
ESD
of
上傳時(shí)間：
2013-11-09
上傳用戶：Aidane
-
磁珠由氧磁體組成，電感由磁心和線圈組成，磁珠把交流信號(hào)轉(zhuǎn)化為熱能，電感把交流存儲(chǔ)起來，緩慢的釋放出去。
磁珠對高頻信號(hào)才有較大阻礙作用，一般規(guī)格有100歐/100mMHZ ,它在低頻時(shí)電阻比電感小得多。電感的等效電阻可有Z=2X3.14xf 來求得。
鐵氧體磁珠 (Ferrite Bead) 是目前應(yīng)用發(fā)展很快的一種抗干擾元件，廉價(jià)、易用，濾除高頻噪聲效果顯著。
在電路中只要導(dǎo)線穿過它即可（我用的都是象普通電阻模樣的，導(dǎo)線已穿過并膠合，也有表面貼裝的形式，但很少見到賣的）。當(dāng)導(dǎo)線中電流穿過時(shí)，鐵氧體對低頻電流幾乎沒有什么阻抗，而對較高頻率的電流會(huì)產(chǎn)生較大衰減作用。高頻電流在其中以熱量形式散發(fā)，其等效電路為一個(gè)電感和一個(gè)電阻串聯(lián)，兩個(gè)元件的值都與磁珠的長度成比例。
磁珠種類很多，制造商應(yīng)提供技術(shù)指標(biāo)說明，特別是磁珠的阻抗與頻率關(guān)系的曲線。
有的磁珠上有多個(gè)孔洞，用導(dǎo)線穿過可增加元件阻抗（穿過磁珠次數(shù)的平方），不過在高頻時(shí)所增加的抑制噪聲能力不可能如預(yù)期的多，而用多串聯(lián)幾個(gè)磁珠的辦法會(huì)好些。
鐵氧體是磁性材料，會(huì)因通過電流過大而產(chǎn)生磁飽和，導(dǎo)磁率急劇下降。大電流濾波應(yīng)采用結(jié)構(gòu)上專門設(shè)計(jì)的磁珠，還要注意其散熱措施。
鐵氧體磁珠不僅可用于電源電路中濾除高頻噪聲（可用于直流和交流輸出），還可廣泛應(yīng)用于其他電路，其體積可以做得很小。特別是在數(shù)字電路中，由于脈沖信號(hào)含有頻率很高的高次諧波，也是電路高頻輻射的主要根源，所以可在這種場合發(fā)揮磁珠的作用。
鐵氧體磁珠還廣泛應(yīng)用于信號(hào)電纜的噪聲濾除。
以常用于電源濾波的HH-1H3216-500為例，其型號(hào)各字段含義依次為：HH 是其一個(gè)系列，主要用于電源濾波，用于信號(hào)線是HB系列；1 表示一個(gè)元件封裝了一個(gè)磁珠，若為4則是并排封裝四個(gè)的；H 表示組成物質(zhì)，H、C、M為中頻應(yīng)用（50－200MHz），T低頻應(yīng)用（<50MHz），S高頻應(yīng)用（>200MHz）；3216 封裝尺寸，長3.2mm，寬1.6mm，即1206封裝；500 阻抗（一般為100MHz時(shí)），50 ohm。
其產(chǎn)品參數(shù)主要有三項(xiàng)：阻抗[Z]@100MHz (ohm) : Typical 50, Minimum 37;直流電阻DC Resistance (m ohm): Maximum 20;額定電流Rated Current (mA): 2500.
磁珠有很高的電阻率和磁導(dǎo)率， 他等效于電阻和電感串聯(lián)， 但電阻值和電感值都隨頻率變化。 他比普通的電感有更好的高頻濾波特性，在高頻時(shí)呈現(xiàn)阻性，所以能在相當(dāng)寬的頻率范圍內(nèi)保持較高的阻抗，從而提高調(diào)頻濾波效果。
磁珠主要用于高頻隔離，抑制差模噪聲等。
標(biāo)簽：
電感
上傳時(shí)間：
2013-11-05
上傳用戶：貓愛薛定諤
-
模擬集成電路的設(shè)計(jì)與其說是一門技術(shù)，還不如說是一門藝術(shù)。它比數(shù)字集成電路設(shè)計(jì)需要更嚴(yán)格的分析和更豐富的直覺。嚴(yán)謹(jǐn)堅(jiān)實(shí)的理論無疑是嚴(yán)格分析能力的基石，而設(shè)計(jì)者的實(shí)踐經(jīng)驗(yàn)無疑是誕生豐富直覺的源泉。這也正足初學(xué)者對學(xué)習(xí)模擬集成電路設(shè)計(jì)感到困惑并難以駕馭的根本原因。.美國加州大學(xué)洛杉機(jī)分校(UCLA)Razavi教授憑借著他在美國多所著名大學(xué)執(zhí)教多年的豐富教學(xué)經(jīng)驗(yàn)和在世界知名頂級(jí)公司(AT&T，Bell Lab，HP)卓著的研究經(jīng)歷為我們提供了這本優(yōu)秀的教材。本書自2000午出版以來得到了國內(nèi)外讀者的好評(píng)和青睞，被許多國際知名大學(xué)選為教科書。同時(shí)，由于原著者在世界知名頂級(jí)公司的豐富研究經(jīng)歷，使本書也非常適合作為CMOS模擬集成電路設(shè)計(jì)或相關(guān)領(lǐng)域的研究人員和工程技術(shù)人員的參考書。... 本書介紹模擬CMOS集成電路的分析與設(shè)計(jì)。從直觀和嚴(yán)密的角度闡述了各種模擬電路的基本原理和概念，同時(shí)還闡述了在SOC中模擬電路設(shè)計(jì)遇到的新問題及電路技術(shù)的新發(fā)展。本書由淺入深，理論與實(shí)際結(jié)合，提供了大量現(xiàn)代工業(yè)中的設(shè)計(jì)實(shí)例。全書共18章。前10章介紹各種基本模塊和運(yùn)放及其頻率響應(yīng)和噪聲。第11章至第13章介紹帶隙基準(zhǔn)、開關(guān)電容電路以及電路的非線性和失配的影響，第14、15章介紹振蕩器和鎖相環(huán)。第16章至18章介紹MOS器件的高階效應(yīng)及其模型、CMOS制造工藝和混合信號(hào)電路的版圖與封裝。
1 Introduction to Analog Design 2 Basic MOS Device Physics 3 Single-Stage Amplifiers 4 Differential Amplifiers 5 Passive and Active Current Mirrors 6 Frequency Response of Amplifiers 7 Noise 8 Feedback 9 Operational Amplifiers 10 Stability and Frequency Compensation 11 Bandgap References 12 Introduction to Switched-Capacitor Circuits 13 Nonlinearity and Mismatch 14 Oscillators 15 Phase-Locked Loops 16 Short-Channel Effects and Device Models 17 CMOS Processing Technology 18 Layout and Packaging
標(biāo)簽：
analog
design
cmos
of
上傳時(shí)間：
2014-12-23
上傳用戶：杜瑩12345
-
PCB設(shè)計(jì)問題集錦
問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當(dāng)板子布得很密時(shí)，情況更加嚴(yán)重。當(dāng)我用Verify Design進(jìn)行檢查時(shí)，會(huì)產(chǎn)生錯(cuò)誤，但這種錯(cuò)誤可以忽略。往往這種錯(cuò)誤很多，有幾百個(gè)，將其他更重要的錯(cuò)誤淹沒了，如何使Verify Design會(huì)略掉這種錯(cuò)誤，或者在眾多的錯(cuò)誤中快速找到重要的錯(cuò)誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯(cuò)誤數(shù)目。但一定要檢查是否真正屬于不需要的文字。
問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關(guān)制造方面的一個(gè)檢查，您沒有相關(guān)設(shè)定，所以可以不檢查。
問： 怎樣導(dǎo)出jop文件？答：應(yīng)該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現(xiàn)在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個(gè)asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點(diǎn)擊OK/完成然后在低版本的powerPCB與PADS產(chǎn)品中Import保存的ASC文件，再保存為JOB文件。
問： 怎樣導(dǎo)入reu文件？答：在ECO與Design 工具盒中都可以進(jìn)行，分別打開ECO與Design 工具盒，點(diǎn)擊右邊第2個(gè)圖標(biāo)就可以。 問： 為什么我在pad stacks中再設(shè)一個(gè)via:1(如附件）和默認(rèn)的standardvi(如附件）在布線時(shí)V選擇1，怎么布線時(shí)按add via不能添加進(jìn)去這是怎么回事，因?yàn)橛袝r(shí)要使用兩種不同的過孔。答：PowerPCB中有多個(gè)VIA時(shí)需要在Design Rule下根據(jù)信號(hào)分別設(shè)置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時(shí)就比較方便。詳細(xì)設(shè)置方法在PowerPCB軟件通中有介紹。
問：為什么我把On-line DRC設(shè)置為prevent..移動(dòng)元時(shí)就會(huì)彈出(圖2),而你們教程中也是這樣設(shè)置怎么不會(huì)呢?答：首先這不是錯(cuò)誤,出現(xiàn)的原因是在數(shù)據(jù)中沒有BOARD OUTLINE.您可以設(shè)置一個(gè),但是不使用它作為CAM輸出數(shù)據(jù).
問：我用ctrl+c復(fù)制線時(shí)怎設(shè)置原點(diǎn)進(jìn)行復(fù)制，ctrl+v粘帖時(shí)總是以最下面一點(diǎn)和最左邊那一點(diǎn)為原點(diǎn) 答： 復(fù)制布線時(shí)與上面的MOVE MODE設(shè)置沒有任何關(guān)系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹.
問：用(圖4)進(jìn)行修改線時(shí)拉起時(shí)怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了.
問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會(huì)有一條不能和在一起，而你教程里都會(huì)好好的(圖8)答：這可能還是與您的GRID 設(shè)置有關(guān),不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個(gè)軟件都不相同,所以需要多練習(xí)。
問： 尊敬的老師:您好！這個(gè)圖已經(jīng)畫好了，但我只對（如圖1）一種的完全間距進(jìn)行檢查，怎么錯(cuò)誤就那么多，不知怎么改進(jìn)。請老師指點(diǎn)。這個(gè)圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進(jìn)。謝！！！！！答：請注意您的DRC SETUP窗口下的設(shè)置是錯(cuò)誤的,現(xiàn)在選中的SAME NET是對相同NET進(jìn)行檢查,應(yīng)該選擇NET TO ALL.而不是SAME NET有關(guān)各項(xiàng)參數(shù)的含義請仔細(xì)閱讀第5部教程.
問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動(dòng)建元件參數(shù)中有幾個(gè)不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應(yīng)U102和U103元件應(yīng)寫什么數(shù)值，還有這兩個(gè)元件SILK怎么自動(dòng)設(shè)置，以及SILK內(nèi)有個(gè)圓圈怎么才能畫得與該元件參數(shù)一致。
答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點(diǎn)間的距離.請根據(jù)元件資料自己計(jì)算。
標(biāo)簽：
PCB
設(shè)計(jì)問題
集錦
上傳時(shí)間：
2013-10-07
上傳用戶：comer1123
-
|Introduction Basic Concept Tips to layout Power circuit Type of Power circuit
Basic Concept Maximum Current calculation Resistance of Copper ideal power supply & noise Capacitor & Inductor Power consumption Function of power circuit
標(biāo)簽：
PCB
電源設(shè)計(jì)
上傳時(shí)間：
2014-01-04
上傳用戶：kao21
