快速傅立葉變換(FFT)技術是數字信號處理中的核心技術，它已廣泛應用于數字信號處理的各個領域，長期以來一直是一個重要的研究課題。近年來，專用數字信號處理器以其優化的硬件結構和優良的性能價格比為FFT的實現提供了一種有效的途徑，其中最具有代表性的是美國TI公司的TMS320系列DSP。 本文首先分析了常用FFT算法原理，并進行了算法的討論和比較，然后詳細論述了以浮點型DSP為核心的實現FFT算法的硬件平臺的設計。平臺的硬件電路主要包括數據采集部分、數據處理部分、數據存儲部分和數據顯示部分。其中采集部分采用12位高速的A/D轉換芯片MAX197，數據處理部分采用32位浮點型DSP芯片-TMS320VC33，數據存儲部分采用了大容量的FLASH芯片——K9F2808UOA，數據顯示部分采用PHILIPS公司的高亮度、寬視角的TFT彩色液晶顯示屏。 為了擴展系統的通信能力，通信接口我們選擇CAN總線。軟件部分選用了頻率抽取基2FFT、分裂基FFT和實序列FFT算法，用C語言進行編程。最后部分是進行軟硬件的聯合調試，并在此基礎上進行了FFT算法實現。 論文結尾以實際的實驗曲線分析驗證了算法的正確性，同時針對實驗中產生的誤差找出了原因，并提出了解決的方法。實驗結果表明采用浮點DSP實現FFT算法方便且有較高的實時性，可以應用到電力系統諧波分析、振動測試及鐵路檢測等各個領域。
標簽： DSP FFT 浮點
上傳時間： 2013-04-24
上傳用戶：caixiaoxu26
隨著電子工業應用領域需求的增長，要實現復雜程度較高的數字電子系統，對數據處理能力提出越來越高的要求。定點運算已經很難滿足高性能數字系統的需要，而浮點數相對于定點數，具有表述范圍寬，有效精度高等優點，在航空航天、遙感、機器人技術以及涉及指數運算和信號處理等領域有著廣泛的應用。對浮點運算的要求主要體現在兩個方面：一是速度，即如何快速有效的完成浮點運算；二是精度，即浮點運算能夠提供多少位的有效數字。 計算機性價比的提高以及可編程邏輯器件的出現，對傳統的數字電子系統設計方法進行了變革。FPGA(Field Programmable Gate Array，現場可編程門陣列)讓設計師通過設計芯片來實現電子系統的功能，將傳統的固件選用及電路板設計工作放在芯片設計中進行。FPGA可以完成極其復雜的時序與組合邏輯電路功能，適用于高速、高密度，如運算器、數字濾波器、二維卷積器等具有復雜算法的邏輯單元和信號處理單元的邏輯設計領域。 鑒于FPGA技術的特點和浮點運算的廣泛應用，本文基于FPGA將浮點運算結合實際應用設計一個觸摸式浮點計算器，主要目的是通過VHDL語言編程來實現浮點數的加減、乘除和開方等基本運算功能。 (1)給出系統的整體框架設計和各模塊的實現，包括芯片的選擇、各模塊之間的時序以及控制、每個運算模塊詳細的工作原理和算法設計流程； (2)通過VHDL語言編程來實現浮點數的加減、乘除和開方等基本運算功能； (3)在Xilinx ISE環境下，對系統的主要模塊進行開發設計及功能仿真，驗證了基于FPGA的浮點運算。
標簽： FPGA 浮點運算器
上傳用戶：咔樂塢
FFT/IFFT是時域信號與頻域信號之間轉換的基本運算，是數字信號處理的核心工具之一，因此，它廣泛地應用于許多領域。在數字化的今天，不論是在通信領域還是在圖像處理領域，對數字信號處理的速度、精度和實時性要求不斷提高。為滿足不斷提高的要求，國內外不斷地推出各種FFT/IFFT處理器，主要處理器有ASIC、DSP芯片、FPGA等。由于FPGA具有可反復編程的特點及豐富資源，所以它受到廣泛的關注。 本論文就是一種基于FPGA實現浮點型數據的FFT及IFFT處理器，該處理器使用A1tera公司的Stratix Ⅱ系列的FPGA芯片。它主要采用流水線結構，這種結構可以使各級運算并行處理，對輸入進來的數據進行連續處理，提高了運算速度，滿足了系統的實時性要求；另外處理器所處理的數據是32位浮點型的，因此它同時提高了運算的精度。
標簽： FPGA IFFT FFT 浮點
上傳時間： 2013-07-12
上傳用戶：cuicuicui
在很多高精度計算場合需要采用浮點運算。過去用門電路進行各種運算通常為定點運算，但其計算精度有限。隨著現場可編程門陣（FPGA）的迅速發展，可以采用FPGA實現浮點運算。 本文首先介紹定點數和浮點數的格式，完成基于FPGA的幾種常用浮點運算器的VHDL設計，包括浮點數與定點數之間的相互轉換，浮點加法器、減法器、乘法器以及除法器。在這些浮點運算單元電路中采用多級流水線技術，并在某些方面優化算法，提高了運算器的性能。在此基礎上討論浮點運算器的應用，通過調用自主開發的浮點乘、加模塊設計浮點FIR濾波器，并將其應用于正交中頻采樣，結果表明浮點運算的正交中頻采樣可以得到更高的鏡頻抑制比。最后應用浮點運算模塊設計浮點FFT處理器，在FPGA中實現高精度的FFT處理。
上傳時間： 2013-05-20
上傳用戶：hechao3225
8051系列是至今為止最成功的單片機之一，在FPGA平臺上研究帶硬件浮點運算器的8051是對其在SoC及專用化的方向上的一次邁進。文章首先介紹了8051的基本架構，包括硬件模塊、指令系統、內存分配以及基本外設。然后講解了在設計8051時如何劃分模塊，每個模塊的功能與設計，同時也介紹了如何設計流水線來加速8051的處理速度。對于浮點運算器，文章介紹了IEEE浮點數的表示方法，包括各種特殊值的表示方法以及作用。在探討浮點運算器設計的時候首先是給出了模塊的劃分及其實現的功能，然后以生動的實例介紹了加減乘除四種浮點運算的算法。在介紹完8051與浮點運算器設計以后，文章介紹了如何將浮點運算器集成到8051上，包括硬件上的數據線接口和控制線接口，以及軟件中如何運用硬件浮點運算器。最后文章給出了此設計在ModelSim上的仿真結果以及在CyclonelIFPGA芯片上的驗證過程，可以清楚地看到，與KeilC51軟件庫的浮點運算相比，加法運算從186個時鐘周期減少到4個時鐘周期，減法運算從200個時鐘周期減少到4個時鐘周期，乘法運算從241個時鐘周期減少到4個時鐘周期，而除法則由原來的¨lO個時鐘周期減少到4個時鐘周期，可見硬件浮點運算器使8051在運算能力上有了質的提高。 筆者也在“Google”和“百度”搜索引擎上，以及“維普數據論文網’’上搜索過，都沒有發現有類似的設計，帶硬件浮點運算器的8051可謂是一次創新，希望在實際應用中能有用武之地。
標簽： FPGA 8051 硬件 浮點運算器
上傳用戶：13081287919
·歐洲G3的語音壓縮標準GSMAMR的C語言浮點算法的標準源程序
標簽： GSMAMR 標準 語音壓縮 C語言
上傳時間： 2013-05-27
上傳用戶：zhouli
將32位的浮點數轉換成十進制，最左邊是高字節
標簽： 16 10 to 浮點數
上傳時間： 2013-05-31
上傳用戶：zdluffy
兩個工具：1、16位CRC計算。2、浮點數與十進制互相轉換，輸入浮點，則轉換成十進制，輸入十進制，則轉換為浮點數，請注意，浮點數最左邊為最低字節。
標簽： CRC 浮點數 十進制
上傳時間： 2013-06-13
上傳用戶：冇尾飛鉈
浮地和接地問題解答合集 信號, 設備, 等電位, 交流電“地”是電子技術中一個很重要的概念。
標簽：
上傳時間： 2013-05-21
上傳用戶：dsgkjgkjg
32位單精度浮點加法器。進行用加法運算，仿真輸出
標簽： 精度 浮點 加法器
上傳用戶：x4587
蟲蟲下載站版權所有 京ICP備2021023401號-1
