亚洲国内精品,波多野结衣一区二区三区在线观看,精品国产乱码久久久久久樱花

線(xiàn)過(guò)(guò)

pc 透過(guò)simens mobile phone 連線(xiàn),可直接傳訊.

pc 透過(guò)simens mobile phone 連線(xiàn),可直接傳訊.

標(biāo)簽： mobile simens phone pc

上傳時(shí)間： 2013-12-20

上傳用戶(hù)：busterman
RFID 開(kāi)發(fā)常見(jiàn)問(wèn)題集,超過(guò)50個(gè)線(xiàn)上問(wèn)題解答,詳細(xì)陳列

RFID 開(kāi)發(fā)常見(jiàn)問(wèn)題集,超過(guò)50個(gè)線(xiàn)上問(wèn)題解答,詳細(xì)陳列

標(biāo)簽： RFID

上傳時(shí)間： 2016-05-10

上傳用戶(hù)：tzl1975
透過(guò)電腦觀察紅外線(xiàn)和無(wú)線(xiàn)波形,有線(xiàn)路圖,自己做

透過(guò)電腦觀察紅外線(xiàn)和無(wú)線(xiàn)波形,有線(xiàn)路圖,自己做

標(biāo)簽： 波形

上傳時(shí)間： 2014-01-13

上傳用戶(hù)：lvzhr
可以自行開(kāi)發(fā)ATMEL系列燒錄器,內(nèi)容原理圖線(xiàn)路圖以及gerberfile提供自己做過(guò)可行

可以自行開(kāi)發(fā)ATMEL系列燒錄器,內(nèi)容原理圖線(xiàn)路圖以及gerberfile提供自己做過(guò)可行

標(biāo)簽： gerberfile ATMEL

上傳時(shí)間： 2017-01-17

上傳用戶(hù)：小碼農(nóng)lz
無(wú)線(xiàn)供電、充電模塊

無(wú)線(xiàn)供電、充電模塊

標(biāo)簽： 無(wú)線(xiàn) 模

上傳時(shí)間： 2013-06-07

上傳用戶(hù)：eeworm
無(wú)線(xiàn)供電、充電模塊.pdf

專(zhuān)輯類(lèi)-實(shí)用電子技術(shù)專(zhuān)輯-385冊(cè)-3.609G 無(wú)線(xiàn)供電、充電模塊.pdf

標(biāo)簽： 無(wú)線(xiàn) 模

上傳時(shí)間： 2013-07-18

上傳用戶(hù)：15071087253
pcb layout design(臺(tái)灣硬件工程師15年經(jīng)驗(yàn)

PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線(xiàn)路；多層板之上、下兩層線(xiàn)路及內(nèi)層走線(xiàn)皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線(xiàn)13. Grid : 佈線(xiàn)時(shí)的走線(xiàn)格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠(chǎng)ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠(chǎng)商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setup􀃆pads􀃆stacks

標(biāo)簽： layout design pcb 硬件工程師

上傳時(shí)間： 2013-10-22

上傳用戶(hù)：pei5
IC封裝製程簡(jiǎn)介(IC封裝制程簡(jiǎn)介)

半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見(jiàn)的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來(lái)劃分類(lèi)別，圖一中不同類(lèi)別的英文縮寫(xiě)名稱(chēng)原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類(lèi)很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過(guò)伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線(xiàn)連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線(xiàn)從中斷裂，那是使用不當(dāng)引發(fā)過(guò)電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。圖四是常見(jiàn)的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線(xiàn)，若以L(fǎng)ED二支接腳的極性來(lái)做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線(xiàn)連接正極的腳。當(dāng)LED通過(guò)正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱(chēng)為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱(chēng)為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線(xiàn)、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。

標(biāo)簽： 封裝 IC封裝制程

上傳時(shí)間： 2014-01-20

上傳用戶(hù)：蒼山觀海
4x4鍵盤(pán)的設(shè)計(jì)與制作

三種方法讀取鍵值􀂄 使用者設(shè)計(jì)行列鍵盤(pán)介面，一般常採(cǎi)用三種方法讀取鍵值。􀂉 中斷式􀂄 在鍵盤(pán)按下時(shí)產(chǎn)生一個(gè)外部中斷通知CPU，並由中斷處理程式通過(guò)不同位址讀資料線(xiàn)上的狀態(tài)判斷哪個(gè)按鍵被按下。􀂄 本實(shí)驗(yàn)採(cǎi)用中斷式實(shí)現(xiàn)使用者鍵盤(pán)介面。􀂉 掃描法􀂄 對(duì)鍵盤(pán)上的某一行送低電位，其他為高電位，然後讀取列值，若列值中有一位是低，表明該行與低電位對(duì)應(yīng)列的鍵被按下。否則掃描下一行。􀂉 反轉(zhuǎn)法􀂄 先將所有行掃描線(xiàn)輸出低電位，讀列值，若列值有一位是低表明有鍵按下；接著所有列掃描線(xiàn)輸出低電位，再讀行值。􀂄 根據(jù)讀到的值組合就可以查表得到鍵碼。4x4鍵盤(pán)按4行4列組成如圖電路結(jié)構(gòu)。按鍵按下將會(huì)使行列連成通路，這也是見(jiàn)的使用者鍵盤(pán)設(shè)計(jì)電路。 //-----------4X4鍵盤(pán)程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時(shí)去抖動(dòng) if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復(fù)位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開(kāi) { display(data); } i=4; //計(jì)算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤(pán)碼 } } else return 17; //沒(méi)有按鍵按下 }

標(biāo)簽： 4x4 鍵盤(pán)

上傳時(shí)間： 2013-11-12

上傳用戶(hù)：a673761058
pcb layout design(臺(tái)灣硬件工程師15年經(jīng)驗(yàn)

PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線(xiàn)路；多層板之上、下兩層線(xiàn)路及內(nèi)層走線(xiàn)皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線(xiàn)13. Grid : 佈線(xiàn)時(shí)的走線(xiàn)格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠(chǎng)ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠(chǎng)商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setup􀃆pads􀃆stacks

標(biāo)簽： layout design pcb 硬件工程師

上傳時(shí)間： 2013-11-17

上傳用戶(hù)：cjf0304