在互補(bǔ)式金氧半(CMOS)積體電路中，隨著量產(chǎn)製程的演進(jìn)，元件的尺寸已縮減到深次微
米(deep-submicron)階段，以增進(jìn)積體電路(IC)的性能及運(yùn)算速度，以及降低每顆晶片的製造
成本。但隨著元件尺寸的縮減，卻出現(xiàn)一些可靠度的問(wèn)題。
在次微米技術(shù)中，為了克服所謂熱載子(Hot-Carrier)問(wèn)題而發(fā)展出 LDD(Lightly-Doped Drain)
製程與結(jié)構(gòu); 為了降低 CMOS 元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與
Rd，而發(fā)展出 Silicide 製程; 為了降低 CMOS 元件閘級(jí)的寄生電阻 Rg，而發(fā)展出 Polycide 製
程 ; 在更進(jìn)步的製程中把 Silicide 與 Polycide 一起製造，而發(fā)展出所謂 Salicide 製程
標(biāo)簽：
Protection
CMOS
ESD
ICs
in
上傳時(shí)間：
2020-06-05
上傳用戶(hù)：shancjb
