相 關(guān) 資 源

• 用verilog語言在fpga中實現(xiàn)fifo功能！免費(fèi)下載

  資源簡介：用verilog語言在fpga中實現(xiàn)fifo功能！

  標(biāo)簽： verilog fpga fifo 語言

  上傳時間： 2015-05-02

  上傳用戶：epson850

• 用verilog語言在fpga內(nèi)實現(xiàn)一256個采樣點的正弦波免費(fèi)下載

  資源簡介：用verilog語言在fpga內(nèi)實現(xiàn)一256個采樣點的正弦波，已嘗試，挺好用的~~~

  標(biāo)簽： verilog fpga 256 語言

  上傳時間： 2017-03-18

  上傳用戶：685

• 用VHDL語言在fpga上實現(xiàn)浮點運(yùn)算免費(fèi)下載

  資源簡介：用VHDL語言在fpga上實現(xiàn)浮點運(yùn)算,大家共享

  標(biāo)簽： VHDL fpga 語言 浮點運(yùn)算

  上傳時間： 2013-08-19

  上傳用戶：epson850

• dsp卷積處理算法。用C語言在DSP中實現(xiàn)卷積運(yùn)算!免費(fèi)下載

  資源簡介：dsp卷積處理算法。用C語言在DSP中實現(xiàn)卷積運(yùn)算!

  標(biāo)簽： dsp DSP 卷積 C語言

  上傳時間： 2013-11-28

  上傳用戶：15736969615

• 用VHDL語言在fpga上實現(xiàn)浮點運(yùn)算,大家共享免費(fèi)下載

  資源簡介：用VHDL語言在fpga上實現(xiàn)浮點運(yùn)算,大家共享

  標(biāo)簽： VHDL fpga 語言 浮點運(yùn)算

  上傳時間： 2013-12-24

  上傳用戶：a6697238

• 此文件采用了verilog語言在cpld中怎樣實現(xiàn)波形發(fā)生器免費(fèi)下載

  資源簡介：此文件采用了verilog語言在cpld中怎樣實現(xiàn)波形發(fā)生器，及其驗證程序

  標(biāo)簽： verilog cpld 語言 波形發(fā)生器

  上傳時間： 2015-06-11

  上傳用戶：181992417

• 用VHDL語言在fpga或者CPLD上實現(xiàn)任意波形的產(chǎn)生免費(fèi)下載

  資源簡介：用VHDL語言在fpga或者CPLD上實現(xiàn)任意波形的產(chǎn)生

  標(biāo)簽： VHDL fpga CPLD 語言

  上傳時間： 2013-12-18

  上傳用戶：playboys0

• 針對在fpga中實現(xiàn)FIR濾波器的關(guān)鍵--乘法運(yùn)算的高效實現(xiàn)進(jìn)行了研究免費(fèi)下載

  資源簡介：針對在fpga中實現(xiàn)FIR濾波器的關(guān)鍵--乘法運(yùn)算的高效實現(xiàn)進(jìn)行了研究，給了了將乘法化為查表的DA算法，并采用這一算法設(shè)計了FIR濾波器。通過fpga仿零點驗證，證明了這一方法是可行和高效的，其實現(xiàn)的濾波器的性能優(yōu)于用DSP和傳統(tǒng)方法實現(xiàn)FIR濾波器。最后介紹整數(shù)...

  標(biāo)簽： fpga FIR 濾波器 乘法運(yùn)算

  上傳時間： 2015-04-24

  上傳用戶：JIUSHICHEN

• 用VHDL語言在CPLD上實現(xiàn)串行通信免費(fèi)下載

  資源簡介：用VHDL語言在CPLD上實現(xiàn)串行通信

  標(biāo)簽： VHDL CPLD 語言 串行通信

  上傳時間： 2013-09-06

  上傳用戶：q3290766

• 用verilog編寫在FLEX10K上實現(xiàn)的簡易CPU免費(fèi)下載

  資源簡介：用verilog編寫在FLEX10K上實現(xiàn)的簡易CPU

  標(biāo)簽： verilog FLEX 10K CPU

  上傳時間： 2015-03-09

  上傳用戶：vodssv

• 用VHDL語言在CPLD上實現(xiàn)串行通信免費(fèi)下載

  資源簡介：用VHDL語言在CPLD上實現(xiàn)串行通信

  標(biāo)簽： VHDL CPLD 語言 串行通信

  上傳時間： 2014-01-03

  上傳用戶：jackgao

• 基于vhdl在fpga中實現(xiàn)高精度快速除法免費(fèi)下載

  資源簡介：基于vhdl在fpga中實現(xiàn)高精度快速除法

  標(biāo)簽： vhdl fpga 高精度 除法

  上傳時間： 2013-12-16

  上傳用戶：源弋弋

• 這是一個數(shù)值計算算法在fpga中實現(xiàn)的東東。包括CORDIC算法的詳細(xì)資料還有float型數(shù)的詳細(xì)論述免費(fèi)下載

  資源簡介：這是一個數(shù)值計算算法在fpga中實現(xiàn)的東東。包括CORDIC算法的詳細(xì)資料還有float型數(shù)的詳細(xì)論述，可供參考。

  標(biāo)簽： CORDIC float fpga 算法

  上傳時間： 2014-01-15

  上傳用戶：GavinNeko

• 智能全數(shù)字鎖相環(huán)的設(shè)計用VHDL語言在CPLD上實現(xiàn)串行通信免費(fèi)下載

  資源簡介：智能全數(shù)字鎖相環(huán)的設(shè)計用VHDL語言在CPLD上實現(xiàn)串行通信

  標(biāo)簽： VHDL CPLD 全數(shù)字 串行通信

  上傳時間： 2014-01-08

  上傳用戶：weiwolkt

• 錯誤檢測與糾正電路的設(shè)計與實現(xiàn)用VHDL語言在CPLD上實現(xiàn)串行通信.doc免費(fèi)下載

  資源簡介：錯誤檢測與糾正電路的設(shè)計與實現(xiàn)用VHDL語言在CPLD上實現(xiàn)串行通信.doc

  標(biāo)簽： VHDL CPLD 錯誤檢測與糾正

  上傳時間： 2015-11-06

  上傳用戶：hwl453472107

• 這個是用knockout工具在photoshop中實現(xiàn)扣圖的教程實例免費(fèi)下載

  資源簡介：這個是用knockout工具在photoshop中實現(xiàn)扣圖的教程實例，很簡單，適合初學(xué)者，但是卻效果很好，不錯的一個小插件。

  標(biāo)簽： photoshop knockout 教程

  上傳時間： 2013-12-24

  上傳用戶：eclipse

• 在fpga中實現(xiàn)的格雷碼與二進(jìn)制的相互轉(zhuǎn)換免費(fèi)下載

  資源簡介：在fpga中實現(xiàn)的格雷碼與二進(jìn)制的相互轉(zhuǎn)換

  標(biāo)簽： fpga 格雷碼 二進(jìn)制 轉(zhuǎn)換

  上傳時間： 2014-01-27

  上傳用戶：縹緲

• 利用poi插件和Java語言在web中實現(xiàn)excel的合并功能免費(fèi)下載

  資源簡介：利用poi插件和Java語言在web中實現(xiàn)excel的合并功能

  標(biāo)簽： excel Java poi web

  上傳時間： 2013-12-29

  上傳用戶：zhanditian

• 在fpga中實現(xiàn)載波的另一種添加核方法免費(fèi)下載

  資源簡介：在fpga中實現(xiàn)載波的另一種添加核方法

  標(biāo)簽： fpga 載波 核方法

  上傳時間： 2013-12-11

  上傳用戶：coeus

• 以QAM系統(tǒng)設(shè)計為例——介紹在fpga中實現(xiàn)DSP算法免費(fèi)下載

  資源簡介：以QAM系統(tǒng)設(shè)計為例——介紹在fpga中實現(xiàn)DSP算法

  標(biāo)簽： fpga QAM DSP 系統(tǒng)設(shè)計

  上傳時間： 2014-01-19

  上傳用戶：jackgao

• 音頻信號發(fā)生器的VHDL源程序,在fpga中實現(xiàn)不同頻率的輸出并將按鍵信息送給數(shù)碼管顯示。免費(fèi)下載

  資源簡介：音頻信號發(fā)生器的VHDL源程序,在fpga中實現(xiàn)不同頻率的輸出并將按鍵信息送給數(shù)碼管顯示。

  標(biāo)簽： VHDL fpga 音頻信號 發(fā)生器

  上傳時間： 2017-08-04

  上傳用戶：kelimu

• 在fpga中實現(xiàn)源同步LVDS接收正確字對齊免費(fèi)下載

  資源簡介：該文檔為在fpga中實現(xiàn)源同步LVDS接收正確字對齊簡介資料，講解的還不錯，感興趣的可以下載看看…………………………

  標(biāo)簽： fpga lvds

  上傳時間： 2021-10-25

  上傳用戶：

• 基本電路及其在fpga中實現(xiàn)講解免費(fèi)下載

  資源簡介：該文檔為基本電路及其在fpga中實現(xiàn)講解資料，講解的還不錯，感興趣的可以下載看看…………………………

  標(biāo)簽： 電路 fpga

  上傳時間： 2021-11-01

  上傳用戶：

• 在dreamveaver 中實現(xiàn)添加功能免費(fèi)下載

  資源簡介：在dreamveaver 中實現(xiàn)添加功能

  標(biāo)簽： dreamveaver

  上傳時間： 2017-06-30

  上傳用戶：as275944189

• 在proteus可以實現(xiàn)國際象棋功能?。?！1免費(fèi)下載

  資源簡介：在proteus可以實現(xiàn)國際象棋功能?。?！1

  標(biāo)簽： proteus 國際

  上傳時間： 2015-12-10

  上傳用戶：z1191176801

• 利用verilog語言進(jìn)行fifo設(shè)計免費(fèi)下載

  資源簡介：利用verilog語言進(jìn)行fifo設(shè)計，在fpga中實現(xiàn)32X8fifo功能

  標(biāo)簽： verilog fifo 語言

  上傳時間： 2017-03-16

  上傳用戶：569342831

• 在fpga中基于信元的fifo設(shè)計方法實戰(zhàn)方法免費(fèi)下載

  資源簡介：　　設(shè)計工程師通常在fpga上實現(xiàn)fifo(先進(jìn)先出寄存器)的時候，都會使用由芯片提供商所提供的fifo。但是，由于其通用性使得其針對性變差，某些情況下會變得不方便或者將增加硬件成本。此時，需要進(jìn)行自行fifo設(shè)計。本文提供了一種基于信元的fifo設(shè)計方法以供設(shè)...

  標(biāo)簽： fpga fifo 信元 設(shè)計方法

  上傳時間： 2014-01-13

  上傳用戶：mengmeng444425

• 在fpga中基于信元的fifo設(shè)計方法實戰(zhàn)方法免費(fèi)下載

  資源簡介：　　設(shè)計工程師通常在fpga上實現(xiàn)fifo(先進(jìn)先出寄存器)的時候，都會使用由芯片提供商所提供的fifo。但是，由于其通用性使得其針對性變差，某些情況下會變得不方便或者將增加硬件成本。此時，需要進(jìn)行自行fifo設(shè)計。本文提供了一種基于信元的fifo設(shè)計方法以供設(shè)...

  標(biāo)簽： fpga fifo 信元 設(shè)計方法

  上傳時間： 2013-11-05

  上傳用戶：ch3ch2oh

• verilog HDL語言在fpga實現(xiàn)中的存儲器的使用詳細(xì)說明免費(fèi)下載

  資源簡介：verilog HDL語言在fpga實現(xiàn)中的存儲器的使用詳細(xì)說明

  標(biāo)簽： verilog fpga HDL 語言

  上傳時間： 2014-10-14

  上傳用戶：litianchu

• fpga-jpeg-verilog在fpga平臺使用verilog語言進(jìn)行jpeg算法實現(xiàn)免費(fèi)下載

  資源簡介：fpga-jpeg-verilog在fpga平臺使用verilog語言進(jìn)行jpeg算法實現(xiàn)

  標(biāo)簽： fpga-jpeg-verilog verilog fpga jpeg

  上傳時間： 2013-08-28

  上傳用戶：zoudejile