相 關 資 源

• 全加器verilog程序免費下載

  資源簡介：四位全加器verilog源碼，簡單實用！歡迎下載

  標簽： verilog 全加器 程序

  上傳時間： 2013-05-16

  上傳用戶：a6697238

• vhdl基于半加器的全加器描述及仿真免費下載

  資源簡介：vhdl基于半加器的全加器描述及仿真

  標簽： vhdl 半加器 全加器 仿真

  上傳時間： 2014-11-25

  上傳用戶：zycidjl

• 全加器的VHDL程序實現及仿真免費下載

  資源簡介：全加器的VHDL程序實現及仿真

  標簽： VHDL 全加器 仿真 程序

  上傳時間： 2014-01-13

  上傳用戶：hoperingcong

• 該程序實現的是n位全加器免費下載

  資源簡介：該程序實現的是n位全加器，首先用與非門實現一位全家器，最后實現n位的全加器。

  標簽： 程序 全加器

  上傳時間： 2015-04-18

  上傳用戶：fandeshun

• 用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。免費下載

  資源簡介：用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。

  標簽： Verilog HDL 全加器 語言

  上傳時間： 2015-05-02

  上傳用戶：zukfu

• 全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼免費下載

  資源簡介：全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼

  標簽： TEST_BENCH VHDL_CODE 全加器

  上傳時間： 2013-12-22

  上傳用戶：hongmo

• 全加器的詳細設計思路和用VHDL語言編寫的詳細源代碼免費下載

  資源簡介：全加器的詳細設計思路和用VHDL語言編寫的詳細源代碼

  標簽： VHDL 全加器 詳細設計 編寫

  上傳時間： 2014-01-12

  上傳用戶：zhaiyanzhong

• 用VHDL編寫的8位全加器,數字分頻器等程序免費下載

  資源簡介：用VHDL編寫的8位全加器,數字分頻器等程序

  標簽： VHDL 8位 編寫 全加器

  上傳時間： 2013-12-16

  上傳用戶：ztj182002

• synplify環境下 實現 全加器 功能免費下載

  資源簡介：synplify環境下 實現 全加器 功能

  標簽： synplify 環境 全加器

  上傳時間： 2014-01-13

  上傳用戶：邶刖

• 一個用VHDL語言編寫的全加器免費下載

  資源簡介：一個用VHDL語言編寫的全加器，是數字電路EDA設計的一個例子，可能不太特別，但是應該可以用一下的。

  標簽： VHDL 語言 編寫 全加器

  上傳時間： 2014-10-29

  上傳用戶：ayfeixiao

• fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器免費下載

  資源簡介：fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器

  標簽： vhd fulladder adder multi

  上傳時間： 2015-09-03

  上傳用戶：上善若水

• 4位全加器原碼免費下載

  資源簡介：4位全加器原碼，包括仿真碼和4位計數器碼。

  標簽： 全加器

  上傳時間： 2015-09-25

  上傳用戶：a673761058

• 由寄存器,全加器,移位寄存器,計數器,觸發器和門電路構成補碼一位除法器,將開關設定的補碼形式出現的除數,被除數存入相應寄存器中.能用單脈沖按步演示運算全過程.免費下載

  資源簡介：由寄存器,全加器,移位寄存器,計數器,觸發器和門電路構成補碼一位除法器,將開關設定的補碼形式出現的除數,被除數存入相應寄存器中.能用單脈沖按步演示運算全過程.

  標簽： 寄存器 補碼 全加器 單脈沖

  上傳時間： 2013-12-24

  上傳用戶：bjgaofei

• 本文件包是在MAX+plus II 軟件環境下實現全加器的邏輯功能免費下載

  資源簡介：本文件包是在MAX+plus II 軟件環境下實現全加器的邏輯功能

  標簽： plus MAX II 軟件環境

  上傳時間： 2016-01-09

  上傳用戶：jing911003

• 2級流水線實現的8位全加器的VHDL代碼免費下載

  資源簡介：2級流水線實現的8位全加器的VHDL代碼，適用于altera系列的FPGA/CPLD

  標簽： VHDL 流水線 8位 全加器

  上傳時間： 2014-06-15

  上傳用戶：zhanditian

• 全加器免費下載

  資源簡介：全加器，使用宏功能模塊，并附有波形仿真圖

  標簽： 全加器

  上傳時間： 2016-02-03

  上傳用戶：waitingfy

• 四位全加器免費下載

  資源簡介：四位全加器，VHDL語言，max+plusII平臺做的

  標簽： 全加器

  上傳時間： 2016-02-17

  上傳用戶：xz85592677

• 四位全加器語言描述是以文本方式上傳的免費下載

  資源簡介：四位全加器語言描述是以文本方式上傳的，呵呵，希望大家有幫助

  標簽： 全加器 語言 方式

  上傳時間： 2014-01-26

  上傳用戶：siguazgb

• 全加器,有半加器和或門組成.元件例化語句.免費下載

  資源簡介：全加器,有半加器和或門組成.元件例化語句.

  標簽： 全加器 元件 半加器 或門

  上傳時間： 2013-12-27

  上傳用戶：13188549192

• verilog語言中 testbencch編寫-仿真工具綜合工具使用-全加器實例講解免費下載

  資源簡介：verilog語言中 testbencch編寫-仿真工具綜合工具使用-全加器實例講解

  標簽： testbencch verilog 語言 編寫

  上傳時間： 2013-12-18

  上傳用戶：gmh1314

• 三位全加器的源代碼免費下載

  資源簡介：三位全加器的源代碼，和測試代碼，用Verilog HDL實現的！

  標簽： 全加器 源代碼

  上傳時間： 2013-12-22

  上傳用戶：erkuizhang

• 這是一個4位全加器免費下載

  資源簡介：這是一個4位全加器，用一個1位半價做的一位全加，然后做成的四位半加。

  標簽： 全加器

  上傳時間： 2016-04-30

  上傳用戶：上善若水

• [VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數碼顯示譯碼器][05--8位串入并出寄存器][免費下載

  資源簡介：[VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內部三態總線][8--含清零和同步時鐘使能的4位加法計數器][9--數控分頻器][1...

  標簽： xilinx VHDL 01 02

  上傳時間： 2014-09-06

  上傳用戶：han_zh

• 各種電子器件管腳圖,THD-1型數字電路實驗箱簡介,門電路及參數測試,半加器、全加器,數據選擇器,數碼比較器,譯碼器和數碼顯示器,鎖存器和觸發器,中規模計數器,雙向移位寄存器,三態門和數據總線,半導體免費下載

  資源簡介：各種電子器件管腳圖,THD-1型數字電路實驗箱簡介,門電路及參數測試,半加器、全加器,數據選擇器,數碼比較器,譯碼器和數碼顯示器,鎖存器和觸發器,中規模計數器,雙向移位寄存器,三態門和數據總線,半導體存儲器,多諧振蕩器,單穩態觸發器,CMOS門電路及集成施密特觸...

  標簽： THD 電子器件 數字電路 實驗箱

  上傳時間： 2013-12-19

  上傳用戶：heart520beat

• 用VHDL語言采用串行方法實現用1位全加器實現4位全加器免費下載

  資源簡介：用VHDL語言采用串行方法實現用1位全加器實現4位全加器

  標簽： VHDL 全加器 語言 串行

  上傳時間： 2016-05-27

  上傳用戶：hongmo

• VHDL實現四位全加器免費下載

  資源簡介：VHDL實現四位全加器，適合初學者，源程序下載

  標簽： VHDL 全加器

  上傳時間： 2013-12-30

  上傳用戶：xsnjzljj

• 在EDA的MAX+PLUS II開發環境下用VHDL編寫的全加器免費下載

  資源簡介：在EDA的MAX+PLUS II開發環境下用VHDL編寫的全加器

  標簽： PLUS VHDL EDA MAX

  上傳時間： 2016-06-14

  上傳用戶：tzl1975

• 雙向控制全加器的VHDL實現 內含ISE工程文件免費下載

  資源簡介：雙向控制全加器的VHDL實現 內含ISE工程文件

  標簽： VHDL ISE 控制 全加器

  上傳時間： 2014-01-22

  上傳用戶：cjl42111

• 8*8乘法器及其測試：采用booth編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器免費下載

  資源簡介：8*8乘法器及其測試：采用booth編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在這里主要起了兩個作用：第一個是在求部分積單元時，當編碼為3x時用來輸出部分積；另外一個是在將部分積加起來時，求3到6位時所用到。 2． ultiplier_quick_add_5...

  標簽： ultipler_quick_add booth 乘法器 測試

  上傳時間： 2016-07-12

  上傳用戶：zhaiye

• 用VERILOG語言實現了全加器,可綜合可仿真通過免費下載

  資源簡介：用VERILOG語言實現了全加器,可綜合可仿真通過

  標簽： VERILOG 語言 全加器 仿真

  上傳時間： 2013-12-25

  上傳用戶：love1314