相 關 資 源

• verilog語言中 testbencch編寫-仿真工具綜合工具使用-全加器實例講解免費下載

  資源簡介：verilog語言中 testbencch編寫-仿真工具綜合工具使用-全加器實例講解

  標簽： testbencch verilog 語言 編寫

  上傳時間： 2013-12-18

  上傳用戶：gmh1314

• 用verilog語言實現了全加器,可綜合可仿真通過免費下載

  資源簡介：用verilog語言實現了全加器,可綜合可仿真通過

  標簽： verilog 語言 全加器 仿真

  上傳時間： 2013-12-25

  上傳用戶：love1314

• labview程序語言中FOR,IF等基本功能的使用例子免費下載

  資源簡介：labview程序語言中FOR,IF等基本功能的使用例子

  標簽： labview FOR IF 程序

  上傳時間： 2014-01-10

  上傳用戶：zxc23456789

• 全加器verilog程序免費下載

  資源簡介：四位全加器verilog源碼，簡單實用！歡迎下載

  標簽： verilog 全加器 程序

  上傳時間： 2013-05-16

  上傳用戶：a6697238

• vhdl基于半加器的全加器描述及仿真免費下載

  資源簡介：vhdl基于半加器的全加器描述及仿真

  標簽： vhdl 半加器 全加器 仿真

  上傳時間： 2014-11-25

  上傳用戶：zycidjl

• 全加器的VHDL程序實現及仿真免費下載

  資源簡介：全加器的VHDL程序實現及仿真

  標簽： VHDL 全加器 仿真 程序

  上傳時間： 2014-01-13

  上傳用戶：hoperingcong

• 用一位全加器組成四位全加器. 所用語言是verilog HDL. 主要用在加法器的設計中。免費下載

  資源簡介：用一位全加器組成四位全加器. 所用語言是verilog HDL. 主要用在加法器的設計中。

  標簽： verilog HDL 全加器 語言

  上傳時間： 2015-05-02

  上傳用戶：zukfu

• 全加器的詳細設計思路和用VHDL語言編寫的詳細源代碼免費下載

  資源簡介：全加器的詳細設計思路和用VHDL語言編寫的詳細源代碼

  標簽： VHDL 全加器 詳細設計 編寫

  上傳時間： 2014-01-12

  上傳用戶：zhaiyanzhong

• 用VHDL編寫的8位全加器,數字分頻器等程序免費下載

  資源簡介：用VHDL編寫的8位全加器,數字分頻器等程序

  標簽： VHDL 8位 編寫 全加器

  上傳時間： 2013-12-16

  上傳用戶：ztj182002

• 一個用VHDL語言編寫的全加器免費下載

  資源簡介：一個用VHDL語言編寫的全加器，是數字電路EDA設計的一個例子，可能不太特別，但是應該可以用一下的。

  標簽： VHDL 語言 編寫 全加器

  上傳時間： 2014-10-29

  上傳用戶：ayfeixiao

• 在EDA的MAX+PLUS II開發環境下用VHDL編寫的全加器免費下載

  資源簡介：在EDA的MAX+PLUS II開發環境下用VHDL編寫的全加器

  標簽： PLUS VHDL EDA MAX

  上傳時間： 2016-06-14

  上傳用戶：tzl1975

• 這是一個利用MAX PULL 制作的VHDL的全加器的程序 如果有需要仿真圖的 請叫站長聯系我免費下載

  資源簡介：這是一個利用MAX PULL 制作的VHDL的全加器的程序 如果有需要仿真圖的 請叫站長聯系我

  標簽： PULL VHDL MAX 全加器

  上傳時間： 2016-07-30

  上傳用戶：asdkin

• 這是一個利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真圖的 請叫站長聯系我免費下載

  資源簡介：這是一個利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真圖的 請叫站長聯系我

  標簽： PULL VHDL MAX 全加器

  上傳時間： 2014-05-31

  上傳用戶：lht618

• 一個全加器的VHDL程序,經過編譯和仿真.免費下載

  資源簡介：一個全加器的VHDL程序,經過編譯和仿真.

  標簽： VHDL 全加器 仿真 程序

  上傳時間： 2013-12-24

  上傳用戶：xhz1993

• 此程序是用VHDL硬件描述語言編寫的,實現四位全加器的功能免費下載

  資源簡介：此程序是用VHDL硬件描述語言編寫的,實現四位全加器的功能

  標簽： VHDL 程序 硬件描述語言 全加器

  上傳時間： 2017-01-07

  上傳用戶：天誠24

• 這是我在ISP編程實驗中獨立編寫的采用結構化描述的四位全加器免費下載

  資源簡介：這是我在ISP編程實驗中獨立編寫的采用結構化描述的四位全加器，通過四次映射一位全加器的方式實現了四位全加器的功能，并附有數碼顯示模塊，將全加器的運算結果輸出到數碼管顯示。

  標簽： ISP 編程實驗 獨立 全加器

  上傳時間： 2017-01-19

  上傳用戶：1583060504

• 32位全加器 在querters II 下面運行成功 仿真 驗證均已成功免費下載

  資源簡介：32位全加器 在querters II 下面運行成功 仿真 驗證均已成功

  標簽： querters II 全加器 仿真

  上傳時間： 2017-05-03

  上傳用戶：cc1915

• 用例化語句和case語句編寫的全加器的VHDL描述。免費下載

  資源簡介：用例化語句和case語句編寫的全加器的VHDL描述。

  標簽： case VHDL 編寫 全加器

  上傳時間： 2017-06-15

  上傳用戶：zhangyi99104144

• 這是一個基于嵌入式的利用硬件高級描述語言編寫的全加器程序免費下載

  資源簡介：這是一個基于嵌入式的利用硬件高級描述語言編寫的全加器程序，可以滿足二進制全加的功能。

  標簽： 嵌入式 全加器 硬件 描述語言

  上傳時間： 2014-01-02

  上傳用戶：aysyzxzm

• 本程序是在一位全加器的基礎上設計一個16位的加法器,用verilog HDL語言描述.免費下載

  資源簡介：本程序是在一位全加器的基礎上設計一個16位的加法器,用verilog HDL語言描述.

  標簽： verilog HDL 程序 全加器

  上傳時間： 2013-12-03

  上傳用戶：moerwang

• 全加器仿真程序. 大家可以參考下免費下載

  資源簡介：全加器仿真程序. 大家可以參考下 ，本人檢查無誤。無毒。如有問題，請來信咨詢。

  標簽： 全加器 仿真程序 家

  上傳時間： 2014-01-10

  上傳用戶：rocketrevenge

• 全加器仿真程序代碼免費下載

  資源簡介：全加器仿真程序代碼，本人親自測試，代碼簡單，安全無毒。放心下載和使用。

  標簽： 全加器 仿真程序 代碼

  上傳時間： 2017-09-24

  上傳用戶：xc216

• Multisim 14全加器仿真電路圖免費下載

  資源簡介：一個基于Multisim 14的全加器的仿真圖~

  標簽： 模電 全加器 仿真 Multisim

  上傳時間： 2020-07-13

  上傳用戶：

• 利用軟件編寫的I2C傳輸界面程序,適用于現有4位機等匯編語言中!免費下載

  資源簡介：利用軟件編寫的I2C傳輸界面程序,適用于現有4位機等匯編語言中!

  標簽： I2C 軟件 編寫 傳輸界面

  上傳時間： 2013-12-25

  上傳用戶：liuchee

• verilog設計鋸齒波波形模塊,可以仿真編譯,綜合,非常有價值!免費下載

  資源簡介：verilog設計鋸齒波波形模塊,可以仿真編譯,綜合,非常有價值!

  標簽： verilog 鋸齒波 波形 模塊

  上傳時間： 2016-03-20

  上傳用戶：洛木卓

• verilog仿真硬件的工具qiartus2的使用教程,內容簡單易懂,初學必備免費下載

  資源簡介：verilog仿真硬件的工具qiartus2的使用教程,內容簡單易懂,初學必備

  標簽： qiartus2 verilog 仿真 硬件

  上傳時間： 2014-01-10

  上傳用戶：lijianyu172

• verilog仿真工具modelsim的使用教程,幻燈片形式的,圖文并茂,簡單易學.經典的老教材免費下載

  資源簡介：verilog仿真工具modelsim的使用教程,幻燈片形式的,圖文并茂,簡單易學.經典的老教材

  標簽： modelsim verilog 仿真工具 使用教程

  上傳時間： 2016-08-04

  上傳用戶：wkchong

• 在C 語言中,表達式是最重要的組成部分之一,幾乎 所有的代碼都由表達式構成。表達式的使用如此廣泛,讀 者也許會產生這樣的疑問,像+ 、- 、3 、/ 、& & 這樣簡單 的運算也會出現問題嗎?免費下載

  資源簡介：在C 語言中,表達式是最重要的組成部分之一,幾乎 所有的代碼都由表達式構成。表達式的使用如此廣泛,讀 者也許會產生這樣的疑問,像+ 、- 、3 、/ 、& & 這樣簡單 的運算也會出現問題嗎? 程序員在編寫表達式時,往往帶 有一些不良的習慣。即使是編寫很簡單的...

  標簽： 表達式 語言 分 代碼

  上傳時間： 2015-09-08

  上傳用戶：jennyzai

• 用verilog硬件描述語言編寫的16位數模轉換器的源代碼免費下載

  資源簡介：用verilog硬件描述語言編寫的16位數模轉換器的源代碼，可以綜合

  標簽： verilog 硬件描述語言 數模轉換器 源代碼

  上傳時間： 2015-09-22

  上傳用戶：JasonC

• verilog HDL程序設計教程,以可綜合的設計為重點免費下載

  資源簡介：verilog HDL程序設計教程,以可綜合的設計為重點，同時對仿真和模擬也作了深入闡述。全面介紹了verilog HdL 詞法，語法。

  標簽： verilog HDL 程序設計 教程

  上傳時間： 2014-01-19

  上傳用戶：zhangyi99104144