相 關 資 源

• 用VHDL編寫的8位全加器,數字分頻器等程序免費下載

  資源簡介：用VHDL編寫的8位全加器,數字分頻器等程序

  標簽： VHDL 8位 編寫 全加器

  上傳時間： 2013-12-16

  上傳用戶：ztj182002

• 這是用VHDL編寫的四位加法器免費下載

  資源簡介：這是用VHDL編寫的四位加法器，請多指教

  標簽： VHDL 編寫 加法器

  上傳時間： 2013-12-12

  上傳用戶：yepeng139

• 2級流水線實現的8位全加器的VHDL代碼免費下載

  資源簡介：2級流水線實現的8位全加器的VHDL代碼，適用于altera系列的FPGA/CPLD

  標簽： VHDL 流水線 8位 全加器

  上傳時間： 2014-06-15

  上傳用戶：zhanditian

• 這是用VHDL實現的8位加法器免費下載

  資源簡介：這是用VHDL實現的8位加法器，對新手有點幫助。

  標簽： VHDL 8位 加法器

  上傳時間： 2014-01-05

  上傳用戶：1079836864

• 用VHDL編的兩位BCD加法器用VHDL編的兩位BCD加法器免費下載

  資源簡介：用VHDL編的兩位BCD加法器用VHDL編的兩位BCD加法器

  標簽： VHDL BCD 加法器

  上傳時間： 2016-07-12

  上傳用戶：英雄

• 基于eda中VHDL語言的一位全加器的設計免費下載

  資源簡介：基于eda中VHDL語言的一位全加器的設計，詳細的設計過程和實驗現象，相互學習

  標簽： VHDL eda 語言 全加器

  上傳時間： 2014-01-15

  上傳用戶：baiom

• 用VHDL語言設計四位全加器免費下載

  資源簡介：用VHDL語言設計四位全加器，有低位進位和高位進位。

  標簽： VHDL 語言 全加器

  上傳時間： 2013-12-26

  上傳用戶：6546544

• 4 級流水方式的8 位全加器。。。。。。免費下載

  資源簡介：4 級流水方式的8 位全加器。。。。。。

  標簽： 方式 全加器

  上傳時間： 2017-07-20

  上傳用戶：362279997

• 用Verilog 編寫的8位risc cpu免費下載

  資源簡介：用Verilog 編寫的8位risc cpu，行為級描述，可綜合

  標簽： Verilog risc cpu 8位

  上傳時間： 2017-07-24

  上傳用戶：gdgzhym

• 用VHDL寫的一個8位全加器的實驗程序,供新手參考免費下載

  資源簡介：用VHDL寫的一個8位全加器的實驗程序,供新手參考

  標簽： VHDL 8位 全加器 實驗

  上傳時間： 2017-03-03

  上傳用戶：lx9076

• [VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數碼顯示譯碼器][05--8位串入并出寄存器][免費下載

  資源簡介：[VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內部三態總線][8--含清零和同步時鐘使能的4位加法計數器][9--數控分頻器][1...

  標簽： xilinx VHDL 01 02

  上傳時間： 2014-09-06

  上傳用戶：han_zh

• 在EDA的MAX+PLUS II開發環境下用VHDL編寫的全加器免費下載

  資源簡介：在EDA的MAX+PLUS II開發環境下用VHDL編寫的全加器

  標簽： PLUS VHDL EDA MAX

  上傳時間： 2016-06-14

  上傳用戶：tzl1975

• 8位全加器的VHDL描述免費下載

  資源簡介：8位全加器的VHDL描述，可用MAX+plusⅡ運行測試

  標簽： VHDL 8位 全加器

  上傳時間： 2014-01-16

  上傳用戶：erkuizhang

• 8位全加器的VHDL語言描述免費下載

  資源簡介：8位全加器的VHDL語言描述，有需要的頂一下。

  標簽： VHDL 8位 全加器 語言

  上傳時間： 2017-05-30

  上傳用戶：aysyzxzm

• 用VHDL 編寫的一個16位的cpu 設計方案免費下載

  資源簡介：用VHDL 編寫的一個16位的cpu 設計方案，可以執行8條指令。

  標簽： VHDL cpu 編寫 設計方案

  上傳時間： 2015-07-19

  上傳用戶：shawvi

• 用匯編語言編寫的6位8段數碼管顯示程序與MS-51單片機實驗系統配合使用免費下載

  資源簡介：用匯編語言編寫的6位8段數碼管顯示程序與MS-51單片機實驗系統配合使用

  標簽： 51 MS 匯編語言 8段數碼管

  上傳時間： 2015-03-22

  上傳用戶：時代電子小智

• 在MAX+PLUS II環境下用VHDL編寫的加法器免費下載

  資源簡介：在MAX+PLUS II環境下用VHDL編寫的加法器

  標簽： PLUS VHDL MAX 環境

  上傳時間： 2016-06-14

  上傳用戶：zhangzhenyu

• 用VHDL編寫的FFT的代碼,很全,很強大.免費下載

  資源簡介：用VHDL編寫的FFT的代碼,很全,很強大.

  標簽： VHDL FFT 編寫 代碼

  上傳時間： 2016-06-18

  上傳用戶：bruce5996

• 這是一個利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真圖的 請叫站長聯系我免費下載

  資源簡介：這是一個利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真圖的 請叫站長聯系我

  標簽： PULL VHDL MAX 全加器

  上傳時間： 2014-05-31

  上傳用戶：lht618

• 用VHDL編寫的計算器：能實現簡單的加減乘除四則運算免費下載

  資源簡介：用VHDL編寫的計算器：能實現簡單的加減乘除四則運算

  標簽： VHDL 編寫 減 四則運算

  上傳時間： 2013-12-09

  上傳用戶：1966640071

• 用VHDL編寫的計算器：能實現簡單的加減乘除四則運算免費下載

  資源簡介：用VHDL編寫的計算器：能實現簡單的加減乘除四則運算

  標簽： VHDL 編寫 減 四則運算

  上傳時間： 2017-01-18

  上傳用戶：Shaikh

• 用VHDL編寫的計算器：能實現簡單的加減乘除四則運算免費下載

  資源簡介：用VHDL編寫的計算器：能實現簡單的加減乘除四則運算

  標簽： VHDL 編寫 減 四則運算

  上傳時間： 2013-12-19

  上傳用戶：wcl168881111111

• 這是我在ISP編程實驗中獨立編寫的采用結構化描述的四位全加器免費下載

  資源簡介：這是我在ISP編程實驗中獨立編寫的采用結構化描述的四位全加器，通過四次映射一位全加器的方式實現了四位全加器的功能，并附有數碼顯示模塊，將全加器的運算結果輸出到數碼管顯示。

  標簽： ISP 編程實驗 獨立 全加器

  上傳時間： 2017-01-19

  上傳用戶：1583060504

• 用VHDL編寫的計算器：能實現簡單的加減乘除四則運算免費下載

  資源簡介：用VHDL編寫的計算器：能實現簡單的加減乘除四則運算

  標簽： VHDL 編寫 減 四則運算

  上傳時間： 2017-01-28

  上傳用戶：shus521

• 32位元浮點數加法器,用于以VHDL編寫的32位元CPU免費下載

  資源簡介：32位元浮點數加法器,用于以VHDL編寫的32位元CPU

  標簽： VHDL CPU 浮點數 加法器

  上傳時間： 2014-12-19

  上傳用戶：壞天使kk

• 這是一個8位全加器免費下載

  資源簡介：這是一個8位全加器，利用VHDL完成了電路的構成，

  標簽： 8位 全加器

  上傳時間： 2017-07-16

  上傳用戶：s363994250

• 是用VHDL編寫的電子時鐘免費下載

  資源簡介：是用VHDL編寫的電子時鐘，用兩個鍵控制，在選中調節時，該位還閃爍。

  標簽： VHDL 編寫 電子時鐘

  上傳時間： 2015-10-05

  上傳用戶：ggwz258

• 用VHDL編寫的一個出租車計費器免費下載

  資源簡介：用VHDL編寫的一個出租車計費器，起步6元計2公里，此后每半公里計0.8元，停車等待每2.5分計0.8元。通過仿真，但未下載到CPLD測試

  標簽： VHDL 編寫 出租車計費器

  上傳時間： 2013-12-24

  上傳用戶：caixiaoxu26

• 用VHDL編寫的計算器免費下載

  資源簡介：用VHDL編寫的計算器，能實現簡單的加減乘除四則運算

  標簽： VHDL 編寫 計算器

  上傳時間： 2014-01-17

  上傳用戶：1101055045

• 用VHDL編寫的一個出租車計費器免費下載

  資源簡介：用VHDL編寫的一個出租車計費器，起步6元計2公里，此后每半公里計0.8元，停車等待每2.5分計0.8元。通過仿真，但未下載到CPLD測試

  標簽： VHDL 編寫 出租車計費器

  上傳時間： 2016-06-18

  上傳用戶：asddsd