相 關 資 源

• 電子EDA,vhdl語言設計8位的fifo數據緩沖器的vhdl源程序免費下載

  資源簡介：電子EDA,vhdl語言設計8位的fifo數據緩沖器的vhdl源程序

  標簽： vhdl fifo vhdl EDA

  上傳時間： 2016-01-10

  上傳用戶：wweqas

• 編了個8*8位的fifo數據緩沖器的vhdl源程序免費下載

  資源簡介：編了個8*8位的fifo數據緩沖器的vhdl源程序，是經過quartusII4.2編譯成功的程序。。希望能跟各位交流

  標簽： fifo vhdl 數據緩沖器 源程序

  上傳時間： 2015-04-29

  上傳用戶：chens000

• 8*8位的fifo數據緩沖器的vhdl源程序。經過quartus ii 6.0 驗證成功。免費下載

  資源簡介：8*8位的fifo數據緩沖器的vhdl源程序。經過quartus ii 6.0 驗證成功。

  標簽： quartus fifo vhdl 6.0

  上傳時間： 2014-11-27

  上傳用戶：athjac

• 利用vhdl語言實現8位到32位的雙向數據轉換免費下載

  資源簡介：利用vhdl語言實現8位到32位的雙向數據轉換

  標簽： vhdl 8位 語言 數據轉換

  上傳時間： 2014-01-26

  上傳用戶：www240697738

• 本書詳細介紹了vhdl語言設計數字邏輯電路和數字系統的過程和方法免費下載

  資源簡介：本書詳細介紹了vhdl語言設計數字邏輯電路和數字系統的過程和方法，并對設計中各種相關技術做了詳細的介紹，出此之外，本書提供了豐富的 實例，條理清晰，通俗易懂。

  標簽： vhdl 詳細介紹 數字邏輯電路 數字系統

  上傳時間： 2016-06-28

  上傳用戶：頂得柱

• 用vhdl語言設計四位全加器免費下載

  資源簡介：用vhdl語言設計四位全加器，有低位進位和高位進位。

  標簽： vhdl 語言 全加器

  上傳時間： 2013-12-26

  上傳用戶：6546544

• vhdl語言編寫8位乘法器非常實用語言絕對正確經過仿真的免費下載

  資源簡介：vhdl語言編寫8位乘法器非常實用語言絕對正確經過仿真的

  標簽： vhdl 語言 8位 編寫

  上傳時間： 2017-07-21

  上傳用戶：天涯

• FFT的vhdl語言程序,屬于電子EDA,vhdl語言設計免費下載

  資源簡介：FFT的vhdl語言程序,屬于電子EDA,vhdl語言設計

  標簽： vhdl FFT EDA 語言程序

  上傳時間： 2014-12-07

  上傳用戶：lwwhust

• 采用vhdl語言設計一個4通道的數據采集控制模塊。系統的功能描述如下： 1.系統主時鐘為100 MHz。 2.數據為16位-數據線上連續2次00FF后數據傳輸開始。 3.系統內部總線寬度為8位。免費下載

  資源簡介：采用vhdl語言設計一個4通道的數據采集控制模塊。系統的功能描述如下： 1.系統主時鐘為100 MHz。 2.數據為16位-數據線上連續2次00FF后數據傳輸開始。 3.系統內部總線寬度為8位。 4.共有4個通道（ch1、ch2、ch3、ch4），每個通道配備100 Bytes的RAM，當存滿...

  標簽： vhdl 100 MHz

  上傳時間： 2013-12-25

  上傳用戶：zycidjl

• 基于vhdl語言的設計8位CISC微處理器實例免費下載

  資源簡介：基于vhdl語言的設計8位CISC微處理器實例

  標簽： vhdl CISC 8位 語言

  上傳時間： 2013-12-20

  上傳用戶：ryb

• 30個典型的C語言應用實例:單片機實現7段數碼管顯示,基于MAX7219的8位數碼管顯示,MAX7219的工作時序和寄存器描述,單片機實現液晶顯示,單片機實現電子密碼鎖, 單片機實現簡單音樂發生器,單免費下載

  資源簡介：30個典型的C語言應用實例:單片機實現7段數碼管顯示,基于MAX7219的8位數碼管顯示,MAX7219的工作時序和寄存器描述,單片機實現液晶顯示,單片機實現電子密碼鎖, 單片機實現簡單音樂發生器,單片機實現語音錄放,基于MAX197的并行A/D轉換,基于TLC549的串行A/D轉換,基...

  標簽： 7219 MAX 單片機 數碼管顯示

  上傳時間： 2014-01-21

  上傳用戶：shawvi

• 單片機與慢速器件接口vhdl程序,屬于電子EDA,vhdl語言設計免費下載

  資源簡介：單片機與慢速器件接口vhdl程序,屬于電子EDA,vhdl語言設計

  標簽： vhdl EDA 單片機 器件

  上傳時間： 2014-01-18

  上傳用戶：標點符號

• 4位數據比較器 通過vhdl語言設計出4位數據比較器免費下載

  資源簡介：4位數據比較器 通過vhdl語言設計出4位數據比較器，了解EDA對數字電路設計的效率和可靠性有極大地提高

  標簽： vhdl 數據 比較器 語言

  上傳時間： 2016-08-12

  上傳用戶：1079836864

• 介紹了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用vhdl 語言實現多位二進 制碼轉換成8421BCD 碼的原理、設計思路和軟件實現。免費下載

  資源簡介：介紹了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用vhdl 語言實現多位二進 制碼轉換成8421BCD 碼的原理、設計思路和軟件實現。

  標簽： Altera 8421 CPLD vhdl

  上傳時間： 2016-11-03

  上傳用戶：manking0408

• 基于EDA的八音自動播放電子琴設計 內有vhdl語言設計 有免費下載

  資源簡介：基于EDA的八音自動播放電子琴設計 內有vhdl語言設計 有

  標簽： vhdl EDA 自動播放 電子琴

  上傳時間： 2016-11-08

  上傳用戶：songrui

• 用vhdl語言編寫設計8位總線收發器免費下載

  資源簡介：用vhdl語言編寫設計8位總線收發器，很不錯，大家快下啊

  標簽： vhdl 8位 語言 編寫

  上傳時間： 2017-01-15

  上傳用戶：ztj182002

• 電子搶答器vhdl語言設計 材料是一圖文格式的可能需要讀者自己打上去 不過絕對真實免費下載

  資源簡介：電子搶答器vhdl語言設計 材料是一圖文格式的可能需要讀者自己打上去 不過絕對真實

  標簽： vhdl 電子搶答器 材料 語言

  上傳時間： 2017-01-30

  上傳用戶：gmh1314

• 這是一個8分頻的vhdl語言設計程序免費下載

  資源簡介：這是一個8分頻的vhdl語言設計程序，也可以看成是8進制計數器

  標簽： vhdl 分頻 語言 設計程序

  上傳時間： 2013-12-22

  上傳用戶：nanxia

• 用vhdl 語言設計交通燈控制系統, 并在MAX+PLUS II 系統對FPGA/ CPLD 芯片進行下載, 由于生成的是集成化的數字電 路, 沒有傳統設計中的接線問題, 所以故障率低、可靠性高,免費下載

  資源簡介：用vhdl 語言設計交通燈控制系統, 并在MAX+PLUS II 系統對FPGA/ CPLD 芯片進行下載, 由于生成的是集成化的數字電 路, 沒有傳統設計中的接線問題, 所以故障率低、可靠性高, 而且體積小。體現了EDA 技術在數字電路設計中的優越性。

  標簽： vhdl FPGA CPLD PLUS

  上傳時間： 2013-12-28

  上傳用戶：zhengzg

• 利用vhdl語言設計一個電子時鐘免費下載

  資源簡介：利用vhdl語言設計一個電子時鐘，包含相應的設計子程序及仿真結果

  標簽： vhdl 語言 電子時鐘

  上傳時間： 2017-09-04

  上傳用戶：wanqunsheng

• 用vhdl語言設計基于FPGA器件的高采樣率FIR濾波器免費下載

  資源簡介：用vhdl語言設計基于FPGA器件的高采樣率FIR濾波器,基于vhdl與CPLD器件的FIR數字濾波器的設計

  標簽： vhdl FPGA FIR 語言

  上傳時間： 2013-08-07

  上傳用戶：ukuk

• 一個使用vhdl語言設計的電梯控制程序免費下載

  資源簡介：這是一個使用vhdl語言設計的電梯控制程序，里面還有仿真時序圖。

  標簽： vhdl 語言 電梯控制 程序

  上傳時間： 2013-08-20

  上傳用戶：希醬大魔王

• 4×4鍵盤及8位數碼管顯示構成的電子密碼鎖免費下載

  資源簡介：4×4鍵盤及8位數碼管顯示構成的電子密碼鎖

  標簽： 鍵盤 8位 數碼管顯示 電子密碼鎖

  上傳時間： 2014-01-04

  上傳用戶：ysjing

• 可編程邏輯系統的vhdl設計技術,該本書首先對vhdl語言進行了闡述,然后用alter公司的產品進行舉例!免費下載

  資源簡介：可編程邏輯系統的vhdl設計技術,該本書首先對vhdl語言進行了闡述,然后用alter公司的產品進行舉例!

  標簽： vhdl alter 可編程 舉例

  上傳時間： 2014-11-26

  上傳用戶：dbs012280

• 8*8位的先入先出（fifo）數據緩沖器的vhdl源程序免費下載

  資源簡介：8*8位的先入先出（fifo）數據緩沖器的vhdl源程序

  標簽： fifo vhdl 數據緩沖器 源程序

  上傳時間： 2015-05-26

  上傳用戶：sy_jiadeyi

• 8-1024可變點數FFT/IFFT變換,vhdl語言設計, 仿真通過,可以很容易綜合.免費下載

  資源簡介：8-1024可變點數FFT/IFFT變換,vhdl語言設計, 仿真通過,可以很容易綜合.

  標簽： 1024 IFFT vhdl FFT

  上傳時間： 2014-01-18

  上傳用戶：coeus

• 用vhdl語言設計CPU中的一部分：加法器的設計免費下載

  資源簡介：用vhdl語言設計CPU中的一部分：加法器的設計，包括多種加法器的設計方法！內容為英文

  標簽： vhdl CPU 語言 分

  上傳時間： 2015-06-11

  上傳用戶：xiaohuanhuan

• 用vhdl語言設計CPU中的一部分：乘法器的設計免費下載

  資源簡介：用vhdl語言設計CPU中的一部分：乘法器的設計，包括多種乘法器的設計方法！內容為英文

  標簽： vhdl CPU 語言 分

  上傳時間： 2015-06-11

  上傳用戶：450976175

• ic設計入門 用vhdl語言設計IC的一些主要方法和說明免費下載

  資源簡介：ic設計入門 用vhdl語言設計IC的一些主要方法和說明

  標簽： vhdl IC的 語言

  上傳時間： 2015-08-17

  上傳用戶：zhengzg

• vhdl設計——16位A/D轉換器的設計免費下載

  資源簡介：vhdl設計——16位A/D轉換器的設計

  標簽： vhdl 轉換器

  上傳時間： 2013-12-04

  上傳用戶：JasonC