相 關(guān) 資 源

• system verilog 的好例子 system verilog 的好例子免費(fèi)下載

  資源簡(jiǎn)介：system verilog 的好例子 system verilog 的好例子

  標(biāo)簽： verilog system

  上傳時(shí)間： 2013-12-20

  上傳用戶：ztj182002

• verilog&Vhdl混語(yǔ)言對(duì)SDRAM的控制源代碼免費(fèi)下載

  資源簡(jiǎn)介：verilog&Vhdl混語(yǔ)言對(duì)SDRAM的控制源代碼，提供了很好的例子，頂層文件為sdrm.v！

  標(biāo)簽： verilog SDRAM Vhdl 語(yǔ)言

  上傳時(shí)間： 2015-03-23

  上傳用戶：黑漆漆

• 用verilog語(yǔ)言實(shí)現(xiàn)的ARM7處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序,nnARM, 具有很好的參考價(jià)值免費(fèi)下載

  資源簡(jiǎn)介：用verilog語(yǔ)言實(shí)現(xiàn)的ARM7處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序,nnARM, 具有很好的參考價(jià)值

  標(biāo)簽： verilog nnARM ARM7 語(yǔ)言

  上傳時(shí)間： 2015-05-10

  上傳用戶：wanghui2438

• Thomas課本中的verilog例子。Thomas的verilog在可編程期間領(lǐng)域很有名免費(fèi)下載

  資源簡(jiǎn)介：Thomas課本中的verilog例子。Thomas的verilog在可編程期間領(lǐng)域很有名

  標(biāo)簽： verilog Thomas 可編程

  上傳時(shí)間： 2013-12-16

  上傳用戶：daoxiang126

• Operating system.從事嵌入式的人至少須掌握一個(gè)嵌入式操作系統(tǒng)(當(dāng)然掌握兩個(gè)更好),這在嵌入式的所有技術(shù)中是最為關(guān)鍵的了。目前最重要的RTOS主要包括：免費(fèi)下載

  資源簡(jiǎn)介：Operating system.從事嵌入式的人至少須掌握一個(gè)嵌入式操作系統(tǒng)(當(dāng)然掌握兩個(gè)更好),這在嵌入式的所有技術(shù)中是最為關(guān)鍵的了。目前最重要的RTOS主要包括：

  標(biāo)簽： Operating system RTOS 嵌入式

  上傳時(shí)間： 2013-12-31

  上傳用戶：Shaikh

• <pricinples of communication system simulation with wireless aplications>國(guó)外的一本很好的無(wú)線通信書(shū)籍免費(fèi)下載

  資源簡(jiǎn)介：<pricinples of communication system simulation with wireless aplications>國(guó)外的一本很好的無(wú)線通信書(shū)籍，對(duì)通信建模有很大幫助，而且理論分析挺深刻的，里面包含了各章節(jié)的源代碼，看看對(duì)你是否有幫助

  標(biāo)簽： communication aplications pricinples simulation

  上傳時(shí)間： 2014-11-04

  上傳用戶：zsjzc

• 非常好的verilog書(shū) 國(guó)際牛人寫(xiě)的 適合各個(gè)階段學(xué)習(xí)的人免費(fèi)下載

  資源簡(jiǎn)介：非常好的verilog書(shū) 國(guó)際牛人寫(xiě)的 適合各個(gè)階段學(xué)習(xí)的人

  標(biāo)簽： verilog 國(guó)際

  上傳時(shí)間： 2013-12-11

  上傳用戶：shanml

• 小例子,關(guān)于verilog HDL語(yǔ)言的一些小練習(xí),可供參考.免費(fèi)下載

  資源簡(jiǎn)介：小例子,關(guān)于verilog HDL語(yǔ)言的一些小練習(xí),可供參考.

  標(biāo)簽： verilog HDL 語(yǔ)言

  上傳時(shí)間： 2016-04-18

  上傳用戶：youlongjian0

• 小例子,關(guān)于verilog HDL語(yǔ)言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.免費(fèi)下載

  資源簡(jiǎn)介：小例子,關(guān)于verilog HDL語(yǔ)言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.

  標(biāo)簽： verilog HDL 語(yǔ)言 初學(xué)者

  上傳時(shí)間： 2016-04-18

  上傳用戶：英雄

• 小例子,關(guān)于verilog HDL語(yǔ)言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.免費(fèi)下載

  資源簡(jiǎn)介：小例子,關(guān)于verilog HDL語(yǔ)言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.

  標(biāo)簽： verilog HDL 語(yǔ)言 初學(xué)者

  上傳時(shí)間： 2013-12-05

  上傳用戶：xymbian

• 小例子,關(guān)于verilog HDL語(yǔ)言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.免費(fèi)下載

  資源簡(jiǎn)介：小例子,關(guān)于verilog HDL語(yǔ)言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.

  標(biāo)簽： verilog HDL 語(yǔ)言 初學(xué)者

  上傳時(shí)間： 2013-12-22

  上傳用戶：2525775

• 小例子,關(guān)于verilog HDL語(yǔ)言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.免費(fèi)下載

  資源簡(jiǎn)介：小例子,關(guān)于verilog HDL語(yǔ)言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.

  標(biāo)簽： verilog HDL 語(yǔ)言 初學(xué)者

  上傳時(shí)間： 2016-04-18

  上傳用戶：yepeng139

• verilog—hdl教程135例大量的數(shù)字點(diǎn)電路例子免費(fèi)下載

  資源簡(jiǎn)介：verilog—hdl教程135例大量的數(shù)字點(diǎn)電路例子

  標(biāo)簽： verilog hdl 135 教程

  上傳時(shí)間： 2013-12-21

  上傳用戶：youmo81

• 很好的一本關(guān)于verilog的中文教程！免費(fèi)下載

  資源簡(jiǎn)介：很好的一本關(guān)于verilog的中文教程！

  標(biāo)簽： verilog 教程

  上傳時(shí)間： 2016-07-26

  上傳用戶：dave520l

• 具有很好功能的循環(huán)冗余碼的編碼器 對(duì)verilog的學(xué)習(xí)很有幫助免費(fèi)下載

  資源簡(jiǎn)介：具有很好功能的循環(huán)冗余碼的編碼器 對(duì)verilog的學(xué)習(xí)很有幫助

  標(biāo)簽： verilog 循環(huán)冗余碼 編碼器

  上傳時(shí)間： 2013-12-19

  上傳用戶：gdgzhym

• Arm system Developer s Guide是一本非常好的英文原版書(shū)。 是本人在電驢上拉的。免費(fèi)下載

  資源簡(jiǎn)介：Arm system Developer s Guide是一本非常好的英文原版書(shū)。 是本人在電驢上拉的。

  標(biāo)簽： Developer system Guide Arm

  上傳時(shí)間： 2017-03-16

  上傳用戶：xiaoxiang

• 王金明verilog書(shū)中第十章的例子 適合初學(xué)者免費(fèi)下載

  資源簡(jiǎn)介：王金明verilog書(shū)中第十章的例子 適合初學(xué)者

  標(biāo)簽： verilog 初學(xué)者

  上傳時(shí)間： 2013-12-09

  上傳用戶：CSUSheep

• 王金明verilog書(shū)中第9章的例子 適合初學(xué)者免費(fèi)下載

  資源簡(jiǎn)介：王金明verilog書(shū)中第9章的例子 適合初學(xué)者

  標(biāo)簽： verilog 初學(xué)者

  上傳時(shí)間： 2013-12-02

  上傳用戶：541657925

• 王金明verilog書(shū)中第8章的例子 適合初學(xué)者免費(fèi)下載

  資源簡(jiǎn)介：王金明verilog書(shū)中第8章的例子 適合初學(xué)者

  標(biāo)簽： verilog 初學(xué)者

  上傳時(shí)間： 2017-06-08

  上傳用戶：jqy_china

• USB2.0 chip的一部分verilog源碼。opencore上下的免費(fèi)下載

  資源簡(jiǎn)介：USB2.0 chip的一部分verilog源碼。opencore上下的，還比較好用:)

  標(biāo)簽： opencore verilog chip USB

  上傳時(shí)間： 2015-06-17

  上傳用戶：lps11188

• 針對(duì)多DSP 共享總線的通用信號(hào)處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計(jì), 分析了通用WDM總線驅(qū)動(dòng)程序的開(kāi)發(fā)。采用verilog HDL 用CPLD 設(shè)計(jì)控制時(shí)序?qū)崿F(xiàn)了DS免費(fèi)下載

  資源簡(jiǎn)介：針對(duì)多DSP 共享總線的通用信號(hào)處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計(jì), 分析了通用WDM總線驅(qū)動(dòng)程序的開(kāi)發(fā)。采用verilog HDL 用CPLD 設(shè)計(jì)控制時(shí)序?qū)崿F(xiàn)了DSP 和 CPCI 總線橋接器PCI9054 之間的普通傳輸和高速DMA 傳輸。驅(qū)動(dòng)程序采用DriverWorks ...

  標(biāo)簽： verilog 9054 CPCI CPLD

  上傳時(shí)間： 2013-12-24

  上傳用戶：tedo811

• 基于FPGA的中值濾波verilog程序免費(fèi)下載

  資源簡(jiǎn)介：運(yùn)用verilog語(yǔ)言來(lái)實(shí)現(xiàn)在FPGA的中值濾波

  標(biāo)簽： verilog FPGA 中值濾波 程序

  上傳時(shí)間： 2013-08-04

  上傳用戶：yd19890720

• 有關(guān)verilog的硬件實(shí)現(xiàn)VGA設(shè)計(jì)的代碼。免費(fèi)下載

  資源簡(jiǎn)介：有關(guān)verilog的硬件實(shí)現(xiàn)VGA設(shè)計(jì)的代碼。

  標(biāo)簽： verilog VGA 硬件實(shí)現(xiàn) 代碼

  上傳時(shí)間： 2013-08-18

  上傳用戶：ghostparker

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog HDL源碼免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： verilog FPGA HDL 多功能

  上傳時(shí)間： 2013-08-18

  上傳用戶：問(wèn)題問(wèn)題

• 這是我寫(xiě)的一個(gè)關(guān)于fpga verilog的程序希望有對(duì)初學(xué)著有幫助免費(fèi)下載

  資源簡(jiǎn)介：這是我寫(xiě)的一個(gè)關(guān)于fpga verilog的程序希望有對(duì)初學(xué)著有幫助

  標(biāo)簽： verilog fpga 程序

  上傳時(shí)間： 2013-08-23

  上傳用戶：gundamwzc

• 結(jié)合XILINXCPLD所做的模擬RS232通信verilog源程序免費(fèi)下載

  資源簡(jiǎn)介：結(jié)合XILINXCPLD所做的模擬RS232通信verilog源程序

  標(biāo)簽： XILINXCPLD verilog 232 RS

  上傳時(shí)間： 2013-09-03

  上傳用戶：gps6888

• Non-Networked File system在幾個(gè)非網(wǎng)絡(luò)的（或慢網(wǎng)絡(luò)的）Unix 計(jì)算機(jī)上提供了一個(gè)兼容的文件系統(tǒng)。免費(fèi)下載

  資源簡(jiǎn)介：Non-Networked File system在幾個(gè)非網(wǎng)絡(luò)的（或慢網(wǎng)絡(luò)的）Unix 計(jì)算機(jī)上提供了一個(gè)兼容的文件系統(tǒng)。

  標(biāo)簽： Non-Networked system File Unix

  上傳時(shí)間： 2013-11-30

  上傳用戶：13517191407

• 基于BSP 和L-system 植物的隨機(jī)生成和模擬的研究免費(fèi)下載

  資源簡(jiǎn)介：基于BSP 和L-system 植物的隨機(jī)生成和模擬的研究

  標(biāo)簽： L-system BSP 隨機(jī)生成 模擬

  上傳時(shí)間： 2013-12-10

  上傳用戶：sxdtlqqjl

• 51的verilog代碼！適用于Xilinx的FPGA免費(fèi)下載

  資源簡(jiǎn)介：51的verilog代碼！適用于Xilinx的FPGA

  標(biāo)簽： verilog Xilinx FPGA 代碼

  上傳時(shí)間： 2015-02-04

  上傳用戶：lijianyu172

• 一個(gè)學(xué)習(xí)java數(shù)據(jù)庫(kù)連接的好例子——在線書(shū)店的管理。免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)學(xué)習(xí)java數(shù)據(jù)庫(kù)連接的好例子——在線書(shū)店的管理。

  標(biāo)簽： java 數(shù)據(jù)庫(kù) 連接

  上傳時(shí)間： 2013-12-03

  上傳用戶：金宜