本書以層次設(shè)計(jì)概念為基礎(chǔ)，據(jù)此，我們可根據(jù)系統(tǒng)在某一時(shí)間重要的細(xì)節(jié)來(lái)確定在不 同層次上來(lái)對(duì)系統(tǒng)進(jìn)行觀察。由于每個(gè)復(fù)雜的系統(tǒng)是從單個(gè)的二進(jìn)制位開(kāi)始而產(chǎn)生的，所以 將系統(tǒng)分析分解成多個(gè)層次是有意義的。層次方法使我們可以“放大”系統(tǒng)以研究其細(xì)節(jié)， 并可“縮小”整個(gè)系統(tǒng)來(lái)檢查整個(gè)系統(tǒng)的行為。需要記住的重要一點(diǎn)是，層次的每個(gè)級(jí)別僅 僅是對(duì)同一網(wǎng)絡(luò)的不同觀察方法。我們可以從底層開(kāi)始，并從簡(jiǎn)單到復(fù)雜，逐步向上完成設(shè) 計(jì)，或者也可以從頂層入手，逐步向下完成設(shè)計(jì)。每個(gè)頂層都可能與其他的所有層次相聯(lián)系。 有時(shí)這種聯(lián)系很明顯；而其他時(shí)候這種聯(lián)系可能因細(xì)節(jié)問(wèn)題而變得模糊。
資源簡(jiǎn)介：數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)教程 PDF版
上傳時(shí)間： 2013-05-17
上傳用戶：eeworm
資源簡(jiǎn)介：專輯類-課件教程類專輯-64個(gè)-3.44G 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)教程-242頁(yè)-37.6M-PDF版.zip
上傳時(shí)間： 2013-06-02
上傳用戶：dhb717
資源簡(jiǎn)介：數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)教程 本書將數(shù)字系統(tǒng)作為一個(gè)整體的系統(tǒng)，并按層次結(jié)構(gòu)對(duì)數(shù)字系統(tǒng)進(jìn)行劃分和論述。論題涉及了數(shù)字系統(tǒng)技術(shù)的各個(gè)方面，如：數(shù)制、編碼、布爾代數(shù)、邏輯門、組合邏輯設(shè)計(jì)、時(shí)序電路、VHDL基本概念、VLSI設(shè)計(jì)基本概念、CMOS邏輯電路和硅芯片、...
上傳時(shí)間： 2013-12-26
上傳用戶：agent
資源簡(jiǎn)介：本教程的目的是為了幫助大家進(jìn)行實(shí)戰(zhàn)演練，熟悉軟硬件的相關(guān)知識(shí)，而不是為了講解 Verilog HDL語(yǔ)言。所以在學(xué)習(xí)本教程之前，大家應(yīng)先學(xué)習(xí)Verilog HDL的基本語(yǔ)法知識(shí)和編程思想，我也寫過(guò)一個(gè)關(guān)于Verilog HDL學(xué)習(xí)建議的文章，大家可以看一下：http://www.5ifpg...
上傳時(shí)間： 2022-07-18
上傳用戶：
資源簡(jiǎn)介：本書以層次設(shè)計(jì)概念為基礎(chǔ)，據(jù)此，我們可根據(jù)系統(tǒng)在某一時(shí)間重要的細(xì)節(jié)來(lái)確定在不 同層次上來(lái)對(duì)系統(tǒng)進(jìn)行觀察。由于每個(gè)復(fù)雜的系統(tǒng)是從單個(gè)的二進(jìn)制位開(kāi)始而產(chǎn)生的，所以 將系統(tǒng)分析分解成多個(gè)層次是有意義的。層次方法使我們可以“放大”系統(tǒng)以研究其細(xì)節(jié)，...
上傳時(shí)間： 2013-04-24
上傳用戶：bruce
資源簡(jiǎn)介：Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程(第二版) 夏宇聞
上傳時(shí)間： 2014-12-28
上傳用戶：牛布牛
資源簡(jiǎn)介：宇聞著Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程word版
上傳時(shí)間： 2013-10-10
上傳用戶：ruan2570406
資源簡(jiǎn)介：宇聞著Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程word版
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
資源簡(jiǎn)介：Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程(第二版) 夏宇聞
上傳時(shí)間： 2013-12-01
上傳用戶：1397412112
資源簡(jiǎn)介：宇聞著Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程word版
上傳時(shí)間： 2013-11-03
上傳用戶：zhang_yi
資源簡(jiǎn)介：宇聞著Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程word版
上傳時(shí)間： 2013-10-11
上傳用戶：angle
資源簡(jiǎn)介：verilog數(shù)字系統(tǒng)設(shè)計(jì)教程 所有例題的源程
上傳時(shí)間： 2015-06-19
上傳用戶：luopoguixiong
資源簡(jiǎn)介：Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程 北航的，不錯(cuò)!
上傳時(shí)間： 2014-01-20
上傳用戶：yimoney
資源簡(jiǎn)介：Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程(夏于聞)
上傳時(shí)間： 2016-06-12
上傳用戶：yd19890720
資源簡(jiǎn)介：介紹了現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)的基礎(chǔ)知識(shí)，EDA技術(shù)的發(fā)展趨勢(shì)以及未來(lái)，描述了如何用VHDL語(yǔ)言編寫硬件程序。
上傳時(shí)間： 2016-07-30
上傳用戶：aysyzxzm
資源簡(jiǎn)介：verilog數(shù)字系統(tǒng)設(shè)計(jì)教程——夏宇聞，業(yè)界介紹verilog的最經(jīng)典的中文教材，夏宇聞老師在這方面實(shí)戰(zhàn)經(jīng)驗(yàn)豐富，能夠給讀者最好的知道，看了才知道！
上傳時(shí)間： 2014-09-10
上傳用戶：lmeeworm
資源簡(jiǎn)介：夏宇文老師的 VERILOG數(shù)字系統(tǒng)設(shè)計(jì)教程 北京航空航天大學(xué)出版社
上傳時(shí)間： 2014-01-08
上傳用戶：lo25643
資源簡(jiǎn)介：名師夏宇聞的經(jīng)典書籍——Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程。
上傳時(shí)間： 2014-01-11
上傳用戶：it男一枚
資源簡(jiǎn)介：Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程_第二版，夏宇聞，北京高等教育出版社
上傳時(shí)間： 2021-11-03
上傳用戶：cikeok
資源簡(jiǎn)介：芯航線FPGA數(shù)字系統(tǒng)設(shè)計(jì)教程+實(shí)例解析V1.3芯航線 FPGAFPGAFPGAFPGA學(xué)習(xí)套件 學(xué)習(xí)套件 學(xué)習(xí)套件 主板 資源 介紹經(jīng)過(guò)深入 高校 和網(wǎng)絡(luò)論壇，對(duì)眾多 網(wǎng)絡(luò)論壇，對(duì)眾多 學(xué)習(xí) 或從事 FPGA FPGA 開(kāi)發(fā)的人員進(jìn)行調(diào)研， 發(fā) 現(xiàn)他們 在學(xué)習(xí) 和使用 FPGA FPGA 之間 ，通...
上傳時(shí)間： 2022-05-01
上傳用戶：
資源簡(jiǎn)介：Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程經(jīng)典版本
上傳時(shí)間： 2022-06-03
上傳用戶：
資源簡(jiǎn)介：Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程-夏宇聞.pdf
上傳時(shí)間： 2022-07-02
上傳用戶：
資源簡(jiǎn)介：夏宇聞教授的數(shù)字系統(tǒng)設(shè)計(jì)教程Verilog HDL
上傳時(shí)間： 2013-07-20
上傳用戶：FFAN
資源簡(jiǎn)介：本設(shè)計(jì)的基本要求是以復(fù)雜可編程邏輯器件CPLD為基礎(chǔ)，通過(guò)在EDA系統(tǒng)軟件ispDesignExpert System 環(huán)境下進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)，熟練掌握該環(huán)境下的功能仿真，時(shí)間仿真，管腳鎖定和芯片下載。 本系統(tǒng)基本上比較全面的模擬了計(jì)數(shù)式數(shù)字頻率計(jì)，廣泛應(yīng)用于工業(yè)、民用...
上傳時(shí)間： 2013-09-05
上傳用戶：文993
資源簡(jiǎn)介：于明編寫的《ARM9嵌入式系統(tǒng)設(shè)計(jì)基礎(chǔ)教程》，是學(xué)習(xí)嵌入式開(kāi)發(fā)的入門教程
上傳時(shí)間： 2013-11-15
上傳用戶：a3318966
資源簡(jiǎn)介：VHDL語(yǔ)言100例詳解。詳細(xì)講解了用VHDL語(yǔ)言進(jìn)行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計(jì)的知識(shí)。用100個(gè)實(shí)例，不僅進(jìn)行基礎(chǔ)的門電路設(shè)計(jì)，而且還有較為復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)。這些實(shí)例可以直接被調(diào)用。
上傳時(shí)間： 2014-01-07
上傳用戶：lhw888
資源簡(jiǎn)介：大型數(shù)字系統(tǒng)設(shè)計(jì)中，vhdl中從算法到硬線邏輯實(shí)現(xiàn)的教程
上傳時(shí)間： 2017-03-31
上傳用戶：yuanyuan123
資源簡(jiǎn)介：數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
資源簡(jiǎn)介：pcb設(shè)計(jì)基礎(chǔ)教程
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
資源簡(jiǎn)介：專輯類----PCB及CAD相關(guān)資料專輯 pcb設(shè)計(jì)基礎(chǔ)教程-279頁(yè)-3.2M.rar
上傳時(shí)間： 2013-06-03
上傳用戶：s藍(lán)莓汁
