VHDL ip core的設(shè)計(jì)，軟核的設(shè)計(jì)方法
資源簡介：VHDL ip core的設(shè)計(jì)，軟核的設(shè)計(jì)方法
上傳時(shí)間： 2015-03-09
上傳用戶：爺?shù)臍赓|(zhì)
資源簡介：7.4 基于ip core的BLOCK RAM設(shè)計(jì)修改稿。
上傳時(shí)間： 2013-11-07
上傳用戶：sammi
資源簡介：USB 1.1 ip-core和設(shè)計(jì)范例 VHDL源代碼
上傳時(shí)間： 2013-12-19
上傳用戶：mikesering
資源簡介：許多ip core 的VHDL語言源代碼
上傳時(shí)間： 2013-12-29
上傳用戶：yepeng139
資源簡介：8051 VHDL ip core，有興趣的可以
上傳時(shí)間： 2013-12-27
上傳用戶：chfanjiang
資源簡介：隨著計(jì)算機(jī)及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴(kuò)展等方面存在的缺陷愈來愈不可回避，并逐漸成為計(jì)算機(jī)通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價(jià)格便宜、使用方便、靈活...
上傳時(shí)間： 2013-06-30
上傳用戶：nanfeicui
資源簡介：本文介紹了如何用VHDL進(jìn)行DDS的設(shè)計(jì)，其中關(guān)鍵的相位累加器，正弦信號(hào)發(fā)生器等用VHDL描述
上傳時(shí)間： 2013-08-05
上傳用戶：新手無憂
資源簡介：定制簡單LED的ip核的設(shè)計(jì)源代碼
上傳時(shí)間： 2013-10-19
上傳用戶：gyq
資源簡介：PWM/TIMER/COUNTER VHDL ip core
上傳時(shí)間： 2015-08-11
上傳用戶：啊颯颯大師的
資源簡介：ip電話的設(shè)計(jì)與實(shí)現(xiàn).rar 本文從Voip相關(guān)知識(shí)入手，介紹了ip電話的軟硬件結(jié)構(gòu)設(shè)計(jì)及實(shí)現(xiàn)方案，并描述了ip電話基于Sip的呼叫流程，并通過設(shè)計(jì)雜項(xiàng)的方式詳細(xì)描述了系統(tǒng)中的幾個(gè)關(guān)鍵點(diǎn)。內(nèi)容僅供大家參考，更詳細(xì)內(nèi)容可參見源代碼，源代碼是最好的老師。
上傳時(shí)間： 2013-12-17
上傳用戶：sammi
資源簡介：這是一個(gè)使用ps2 ip core的范例，讀取鍵盤輸入并顯示
上傳時(shí)間： 2014-01-25
上傳用戶：wangchong
資源簡介：如題所示.可復(fù)用SPI模塊ip核的設(shè)計(jì)與驗(yàn)證
上傳時(shí)間： 2014-01-12
上傳用戶：sevenbestfei
資源簡介：很實(shí)用的VHDL電路模塊的設(shè)計(jì)，里面有很多例子，包括VGA控制器的時(shí)序設(shè)計(jì)
上傳時(shí)間： 2014-01-06
上傳用戶：zyt
資源簡介：本文介紹了一個(gè)使用 VHDL 描述計(jì)數(shù)器的設(shè)計(jì)、綜合、仿真的全過程，作為我這一段 時(shí)間自學(xué) FPGA/CPLD 的總結(jié)，如果有什么不正確的地方，敬請(qǐng)各位不幸看到這篇文章的 大俠們指正，在此表示感謝。當(dāng)然，這是一個(gè)非常簡單的時(shí)序邏輯電路實(shí)例，主要是詳細(xì) 描述...
上傳時(shí)間： 2016-10-04
上傳用戶：Yukiseop
資源簡介：VHDL 狀態(tài)機(jī)的設(shè)計(jì)實(shí)例 ,不錯(cuò)的,對(duì)于搞清楚狀態(tài)機(jī)是很有用的.
上傳時(shí)間： 2013-11-27
上傳用戶：hanli8870
資源簡介：DE2-SRAM-ip-core 需要開發(fā)ip core的朋友可以參考哦 ~
上傳時(shí)間： 2017-01-19
上傳用戶：wangchong
資源簡介：一個(gè)基于VHDL同步FIFO的設(shè)計(jì)思路的文章，以及一個(gè)編譯完整的程序。
上傳時(shí)間： 2014-11-16
上傳用戶：youke111
資源簡介：Alera 的8051 ip core的示例文件5個(gè)
上傳時(shí)間： 2017-07-09
上傳用戶：cylnpy
資源簡介：Quartus中fft ip core的使用(modelsim 仿真FFT ip core 結(jié)合QUARTUS II 聯(lián)合調(diào)試)
上傳時(shí)間： 2017-07-31
上傳用戶：love1314
資源簡介：本文介紹了如何用VHDL進(jìn)行DDS的設(shè)計(jì)，其中關(guān)鍵的相位累加器，正弦信號(hào)發(fā)生器等用VHDL描述
上傳時(shí)間： 2014-02-28
上傳用戶：qweqweqwe
資源簡介：該文檔為FPGA_ASIC-NiosSoC系統(tǒng)中的BCH編解碼ip核的設(shè)計(jì)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-03-12
上傳用戶：
資源簡介：PCI總線是目前最為流行的一種局部性總線 通過對(duì)PCI總線一些典型功能的分析以及時(shí)序的闡述，利用VetilogHDL設(shè)計(jì)了一個(gè)將非PCI功能設(shè)備轉(zhuǎn)接到PC1總線上的ip core 同時(shí)，通過在ModeISim SE PLUS 6．0 上運(yùn)行測(cè)試程序模塊，得到了理想的仿真數(shù)據(jù)波形，從軟件上證...
上傳時(shí)間： 2014-12-30
上傳用戶：himbly
資源簡介：設(shè)計(jì)了一款基于Avalon總線的8051MCU ip核。它支持MCS-51指令集，優(yōu)化內(nèi)部的結(jié)構(gòu)，通過采用流水線技術(shù)、指令映射技術(shù)、指令預(yù)取技術(shù)、微代碼技術(shù)等極大的提高了ip核的工作速度，使ip核在100MHz時(shí)鐘下，能夠單周期執(zhí)行一條指令。本設(shè)計(jì)使用Modelsim軟件完成了功...
上傳時(shí)間： 2013-11-02
上傳用戶：gundan
資源簡介： QuartusII中利用免費(fèi)ip核的設(shè)計(jì) 作者：雷達(dá)室 以設(shè)計(jì)雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對(duì)話框，點(diǎn)擊Next；
上傳時(shí)間： 2014-12-28
上傳用戶：fghygef
資源簡介：介紹了SoPC（System on a Programmable Chip）系統(tǒng)的概念和特點(diǎn)，給出了基于PLB總線的異步串行通信（UART）ip核的硬件設(shè)計(jì)和實(shí)現(xiàn)。通過將設(shè)計(jì)好的UART ip核集成到SoPC系統(tǒng)中加以驗(yàn)證，證明了所設(shè)計(jì)的UART ip核可以正常工作。該設(shè)計(jì)方案為其他基于SoPC系統(tǒng)ip核...
上傳時(shí)間： 2013-11-12
上傳用戶：894448095
資源簡介： QuartusII中利用免費(fèi)ip核的設(shè)計(jì) 作者：雷達(dá)室 以設(shè)計(jì)雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對(duì)話框，點(diǎn)擊Next；
上傳時(shí)間： 2013-10-18
上傳用戶：909000580
資源簡介：本文探索了自主系統(tǒng)CPU設(shè)計(jì)方法和經(jīng)驗(yàn)，同時(shí)對(duì)80C51產(chǎn)品進(jìn)行了必要的改進(jìn)。 文章采用XILINX公司的Virtex-ⅡPro系列FPGA芯片，在相關(guān)EDA軟件平臺(tái)的支持下進(jìn)行基于FPGA的8051芯片的設(shè)計(jì)。在已公開的8051源代碼的基礎(chǔ)上，對(duì)其中的程序存儲(chǔ)器、指令存儲(chǔ)器做了較大...
上傳時(shí)間： 2013-06-28
上傳用戶：梧桐
資源簡介：FPGA能夠減少電子系統(tǒng)的開發(fā)風(fēng)險(xiǎn)和開發(fā)成本,縮短上市時(shí)間,降低維護(hù)升級(jí)成本,廣泛地應(yīng)用在電子系統(tǒng)中.隨著集成電路向著片上系統(tǒng)(SoC)的發(fā)展,需要設(shè)計(jì)出FPGA ip核用于SoC芯片的設(shè)計(jì).該論文的工作圍繞FPGA ip核的設(shè)計(jì)進(jìn)行,在FPGA結(jié)構(gòu)設(shè)計(jì)優(yōu)化和FPGAip接口方案設(shè)...
上傳時(shí)間： 2013-04-24
上傳用戶：gokk
資源簡介：并行總線PATA從設(shè)計(jì)至今已快20年歷史，如今它的缺陷已經(jīng)嚴(yán)重阻礙了系統(tǒng)性能的進(jìn)一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線，采用點(diǎn)對(duì)點(diǎn)方式進(jìn)行數(shù)據(jù)傳輸，內(nèi)置數(shù)據(jù)/命令校驗(yàn)單元，支持熱插拔，具有150MB/s(SATA1.0)或30...
上傳時(shí)間： 2013-06-21
上傳用戶：xzt
資源簡介：關(guān)于FPGA的一些常識(shí)及含ip核的VHDL設(shè)計(jì)源代碼。
上傳時(shí)間： 2013-09-03
上傳用戶：tsfh
