用Verilog實(shí)現(xiàn)的電子時(shí)鐘顯示器，可以顯示24小時(shí)制的時(shí)間
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的電子時(shí)鐘顯示器，可以顯示24小時(shí)制的時(shí)間
上傳時(shí)間： 2014-01-11
上傳用戶：wangyi39
資源簡(jiǎn)介：用Verilog 實(shí)現(xiàn)的電子時(shí)鐘，給初學(xué)者一個(gè)模版，學(xué)習(xí)Verilog。
上傳時(shí)間： 2016-10-02
上傳用戶：a673761058
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的電子日歷程序,在Quartus II上編譯通過(guò)并成功實(shí)現(xiàn)
上傳時(shí)間： 2014-01-08
上傳用戶：fhzm5658
資源簡(jiǎn)介：基于AT89C51單片機(jī)實(shí)現(xiàn)的電子時(shí)鐘，用六個(gè)LED數(shù)碼管來(lái)顯示時(shí)分秒
上傳時(shí)間： 2014-01-22
上傳用戶：redmoons
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的以太網(wǎng)接口!!!!!!!!!!!!!!!!!!
上傳時(shí)間： 2013-07-13
上傳用戶：LSPSL
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過(guò)
上傳時(shí)間： 2013-08-21
上傳用戶：lixinxiang
資源簡(jiǎn)介：SpeechClock是在凌陽(yáng)提供的電子鐘的范例的基礎(chǔ)之上實(shí)現(xiàn)的電子時(shí)鐘的源程序 調(diào)試環(huán)境：unSPIDE184 運(yùn)行設(shè)備：SPCE061A+LED&KEY模板 功能：時(shí)鐘顯示(日期與時(shí)間) LED顯示 電子報(bào)時(shí)、整點(diǎn)報(bào)時(shí)、鬧鐘 使用說(shuō)明：B口b0-b7 連 DIG b8-b15連 SEG 按S0鍵...
上傳時(shí)間： 2013-12-12
上傳用戶：zhaiye
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的四乘四鍵盤(pán)程序,在Quartus II上編譯通過(guò)并成功
上傳時(shí)間： 2015-05-13
上傳用戶：ruan2570406
資源簡(jiǎn)介：此代碼是用Verilog實(shí)現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開(kāi)發(fā).
上傳時(shí)間： 2014-01-20
上傳用戶：zhichenglu
資源簡(jiǎn)介：這是我下的一個(gè)用Verilog實(shí)現(xiàn)的除法代碼
上傳時(shí)間： 2015-10-01
上傳用戶：zhuoying119
資源簡(jiǎn)介：是用VHDL編寫(xiě)的電子時(shí)鐘，用兩個(gè)鍵控制，在選中調(diào)節(jié)時(shí)，該位還閃爍。
上傳時(shí)間： 2015-10-05
上傳用戶：ggwz258
資源簡(jiǎn)介：這是一個(gè)用Verilog實(shí)現(xiàn)的除法器代碼。
上傳時(shí)間： 2013-12-28
上傳用戶：wmwai1314
資源簡(jiǎn)介：用12C887制作的電子時(shí)鐘,用89C51單片機(jī)讀取并顯示.
上傳時(shí)間： 2014-01-18
上傳用戶：jiahao131
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的記時(shí)器程序,在Quartus II上編譯通過(guò)并成功運(yùn)行
上傳時(shí)間： 2013-12-17
上傳用戶：GHF
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的搶答器程序,在Quartus II上編譯通過(guò)并成功運(yùn)行
上傳時(shí)間： 2014-01-14
上傳用戶：sunjet
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的串口異步通信，適用于RS232
上傳時(shí)間： 2016-03-31
上傳用戶：tb_6877751
資源簡(jiǎn)介：用單片機(jī)實(shí)現(xiàn)的電子音樂(lè)門(mén)鈴,可以隨意設(shè)置音樂(lè)
上傳時(shí)間： 2014-08-28
上傳用戶：hwl453472107
資源簡(jiǎn)介：一個(gè)用Verilog實(shí)現(xiàn)的fpga上的uart接口模塊，包括測(cè)試模塊和實(shí)體，并實(shí)現(xiàn)了輸出接口和狀態(tài)接口。
上傳時(shí)間： 2014-07-19
上傳用戶：gengxiaochao
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的秒表 用Verilog實(shí)現(xiàn)的秒表
上傳時(shí)間： 2016-07-30
上傳用戶：miaochun888
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過(guò)
上傳時(shí)間： 2014-01-26
上傳用戶：壞壞的華仔
資源簡(jiǎn)介：一個(gè)用Verilog編寫(xiě)的數(shù)字時(shí)鐘，最后在8段數(shù)碼管上顯示出來(lái)，對(duì)于初學(xué)Verilog的有一定的幫助，是一個(gè)工程文件
上傳時(shí)間： 2013-12-01
上傳用戶：363186
資源簡(jiǎn)介：一款由Ｊａｖａ實(shí)現(xiàn)的電子時(shí)鐘程序，以模擬表盤(pán)形式顯示
上傳時(shí)間： 2016-09-30
上傳用戶：miaochun888
資源簡(jiǎn)介：用51控制的電子時(shí)鐘，DS1302作為時(shí)鐘，12864作為顯示，是一款不錯(cuò)的鐘表程序。
上傳時(shí)間： 2014-01-16
上傳用戶：wanqunsheng
資源簡(jiǎn)介：用 keil 實(shí)現(xiàn) 的一個(gè) 時(shí)鐘，很小很強(qiáng)大哦。利用中斷來(lái)觸發(fā)計(jì)時(shí)
上傳時(shí)間： 2014-01-15
上傳用戶：wpwpwlxwlx
資源簡(jiǎn)介：用pic12509實(shí)現(xiàn)的電子變壓器原理圖，主要出口歐美
上傳時(shí)間： 2014-01-11
上傳用戶：愛(ài)死愛(ài)死
資源簡(jiǎn)介：很好的一個(gè)用MFC實(shí)現(xiàn)的數(shù)字時(shí)鐘程序，適合初學(xué)者參考！
上傳時(shí)間： 2013-12-26
上傳用戶：SimonQQ
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的數(shù)字跑表，下載到FPGA開(kāi)發(fā)板上驗(yàn)證通過(guò)。下載后從新分配引腳即可用。
上傳時(shí)間： 2014-01-13
上傳用戶：頂?shù)弥?/p>
資源簡(jiǎn)介：這是用51開(kāi)發(fā)的電子時(shí)鐘，用1602液晶顯示，還有獨(dú)立鍵盤(pán)可以調(diào)節(jié)時(shí)間。
上傳時(shí)間： 2013-12-13
上傳用戶：caozhizhi
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的序列檢測(cè)器，可以檢測(cè)出任意規(guī)定序列
上傳時(shí)間： 2014-02-21
上傳用戶：lxm
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的移位寄存器，可以實(shí)現(xiàn)左移、右移等功能
上傳時(shí)間： 2014-01-23
上傳用戶：520
