用VERILOG實(shí)現(xiàn)的秒表 用VERILOG實(shí)現(xiàn)的秒表
資源簡介：用VERILOG實(shí)現(xiàn)的秒表 用VERILOG實(shí)現(xiàn)的秒表
上傳時(shí)間： 2016-07-30
上傳用戶：miaochun888
資源簡介：這是我下的一個(gè)用VERILOG實(shí)現(xiàn)的除法代碼
上傳時(shí)間： 2015-10-01
上傳用戶：zhuoying119
資源簡介：用VERILOG編寫的USB下載線程序 實(shí)現(xiàn)USB協(xié)議和JTAG接口的數(shù)據(jù)轉(zhuǎn)換實(shí)現(xiàn)狀態(tài)機(jī)
上傳時(shí)間： 2013-12-12
上傳用戶：洛木卓
資源簡介：用VERILOG語言實(shí)現(xiàn)DCT編解碼 附有DCT的說明
上傳時(shí)間： 2013-11-26
上傳用戶：change0329
資源簡介：在EP1C6Q240上實(shí)現(xiàn)示波器的邏輯代碼.VERILOG編寫!很好用.調(diào)試成功.
上傳時(shí)間： 2014-11-28
上傳用戶：chenlong
資源簡介：用VERILOG語言編寫的實(shí)現(xiàn)NAND Flash塊的控制存取以及同步的FIFO的控制
上傳時(shí)間： 2014-01-23
上傳用戶：Yukiseop
資源簡介：這是一篇介紹用VERILOG語言實(shí)現(xiàn)viterbi譯碼和rake接收機(jī)的文章，實(shí)用性很強(qiáng)的，在這里也感謝這篇文章的作著
上傳時(shí)間： 2016-09-19
上傳用戶：yuchunhai1990
資源簡介：用VERILOG編寫的USB下載線程序 實(shí)現(xiàn)USB協(xié)議和JTAG接口的數(shù)據(jù)轉(zhuǎn)換實(shí)現(xiàn)狀態(tài)機(jī)。
上傳時(shí)間： 2013-12-25
上傳用戶：chenbhdt
資源簡介：用VERILOG語言在FPGA內(nèi)實(shí)現(xiàn)一256個(gè)采樣點(diǎn)的正弦波，已嘗試，挺好用的~~~
上傳時(shí)間： 2017-03-18
上傳用戶：685
資源簡介：用VERILOG實(shí)現(xiàn)的epp與sram通信的程序
上傳時(shí)間： 2014-11-02
上傳用戶：a673761058
資源簡介：用VERILOG實(shí)現(xiàn)了奇數(shù)和偶數(shù)不同的分頻器設(shè)計(jì)
上傳時(shí)間： 2016-07-11
上傳用戶：jhjjh
資源簡介：用cpld實(shí)現(xiàn)曼徹斯特編碼 用VERILOG HDL進(jìn)行曼徹斯特編碼，用于通信中
上傳時(shí)間： 2015-05-02
上傳用戶：chenbhdt
資源簡介：用VERILOG實(shí)現(xiàn)單片機(jī)計(jì)數(shù)器 用VERILOG實(shí)現(xiàn)單片機(jī)計(jì)數(shù)器
上傳時(shí)間： 2013-12-21
上傳用戶：h886166
資源簡介：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)——實(shí)驗(yàn)練習(xí)與VERILOG語法手冊，與先前傳的《VERILOGHDL教程》配合使用，Pdg格式，請(qǐng)用超星閱覽器打開。
上傳時(shí)間： 2014-10-28
上傳用戶：zycidjl
資源簡介：一個(gè)用VHDL編程基于CPLD的EDA實(shí)驗(yàn)板開發(fā)可以實(shí)現(xiàn)順計(jì)時(shí)和倒計(jì)時(shí)的秒表。要求計(jì)時(shí)的范圍為00.0S~99.9S，用三位數(shù)碼管顯示。 （1） 倒計(jì)時(shí)：通過小鍵盤可以實(shí)現(xiàn)設(shè)定計(jì)時(shí)時(shí)間（以秒為單位，最大計(jì)時(shí)時(shí)間為99.9秒）。通過鍵盤實(shí)現(xiàn)計(jì)時(shí)開始、計(jì)時(shí)結(jié)束。當(dāng)所設(shè)定的...
上傳時(shí)間： 2013-12-01
上傳用戶：zhangjinzj
資源簡介：用VHDL語言編寫的LDPC碼硬件實(shí)現(xiàn)語言，相對(duì)于VERILOG的，比較簡單
上傳時(shí)間： 2016-11-05
上傳用戶：wpt
資源簡介：VERILOG語言實(shí)現(xiàn)的數(shù)字下變頻設(shè)計(jì)。 在ALTERA的QUARTUS ii下實(shí)現(xiàn)。實(shí)用，好用。
上傳時(shí)間： 2017-05-07
上傳用戶：三人用菜
資源簡介：數(shù)字圖像通信的最廣泛的應(yīng)用就是數(shù)字電視廣播系統(tǒng)，與以往的模擬電視業(yè)務(wù)相比，數(shù)字電視在節(jié)省頻譜資源、提高節(jié)目質(zhì)量方面帶來了一場新的革命，而與此對(duì)應(yīng)的DVB（Digital Video Broadcasting）標(biāo)準(zhǔn)的建立更是加速了數(shù)字電視廣播系統(tǒng)的大規(guī)模應(yīng)用。DVB標(biāo)準(zhǔn)選定...
上傳時(shí)間： 2013-06-26
上傳用戶：allen-zhao123
資源簡介：本文論述了嵌入式TCP/IP協(xié)議棧的實(shí)現(xiàn)，介紹了TCP/IP協(xié)議棧的原理，以及硬線實(shí)現(xiàn)TCP/IP協(xié)議棧的意義和應(yīng)用。 第一章為緒論，介紹論文研究的目的、內(nèi)容、意義和國內(nèi)外研究發(fā)展的現(xiàn)狀。 第二章介紹FPGA設(shè)計(jì)的流程和VERILOG HDL設(shè)計(jì)語言。著重介紹了FPGA的代碼輸...
上傳時(shí)間： 2013-07-04
上傳用戶：leesuper
資源簡介：現(xiàn)代通信系統(tǒng)要求通信距離遠(yuǎn)、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個(gè)重要方向。用FPGA實(shí)現(xiàn)調(diào)制解調(diào)器具有體積小、功耗低、集成度高、可軟件升級(jí)、抗干擾能力強(qiáng)的特點(diǎn)，符合未來通信技術(shù)發(fā)展的方向。論文從以下幾個(gè)方...
上傳時(shí)間： 2013-04-24
上傳用戶：lepoke
資源簡介：數(shù)字電視近年來飛速發(fā)展，它最終取代模擬電視是一個(gè)必然趨勢。可編程邏輯技術(shù)以及EDA技術(shù)的升溫也帶來了電子系統(tǒng)設(shè)計(jì)的巨大變革。本論文將迅速發(fā)展的FPGA技術(shù)應(yīng)用于數(shù)字電視系統(tǒng)中，研究探討了數(shù)字電視前端系統(tǒng)中的關(guān)鍵設(shè)備——傳輸流復(fù)用器的FPGA建模和實(shí)現(xiàn)...
上傳時(shí)間： 2013-06-02
上傳用戶：gtzj
資源簡介：地鐵信號(hào)設(shè)備中輸入輸出設(shè)備是信號(hào)邏輯和現(xiàn)場設(shè)備之間的接口，有著四高（高安全，高可靠，高可維護(hù)，高可用）要求，目前信號(hào)系統(tǒng)廠家的傳統(tǒng)做法是整個(gè)信號(hào)系統(tǒng)產(chǎn)品由一家公司來完成，可是隨著技算機(jī)技術(shù)的快速發(fā)展，邏輯部份目前已可以采用通用COTS產(chǎn)品，而輸...
上傳時(shí)間： 2013-06-12
上傳用戶：ljthhhhhh123
資源簡介：JPEG2000是新一代圖像壓縮標(biāo)準(zhǔn),JPEG2000與傳統(tǒng)JPEG最大的不同,在于它放棄了JPEG所采用的以離散余弦變換(Discrete Cosine Transform)為主的區(qū)塊編碼方式,而采用以小波轉(zhuǎn)換(Wavelet Transform)為主的多解析編碼方式.離散小波變換算法是現(xiàn)代譜分析工具,在圖像處...
上傳時(shí)間： 2013-04-24
上傳用戶：h886166
資源簡介：隨著星載電子系統(tǒng)復(fù)雜度、小型化需求的提高，SoC已經(jīng)成為應(yīng)對(duì)未來星載電子系統(tǒng)設(shè)計(jì)需求的解決途徑。為了簡化設(shè)計(jì)流程并且提高部件的可重用性，在目前的SoC設(shè)計(jì)中引入了稱之為平臺(tái)的體系結(jié)構(gòu)模板，用它來描述采用已有的標(biāo)準(zhǔn)核來開發(fā)SoC的方法。在星載電子系統(tǒng)...
上傳時(shí)間： 2013-06-07
上傳用戶：tccc
資源簡介：信息技術(shù)的不斷發(fā)展,對(duì)信息的安全提出了更高的要求.在應(yīng)用公鑰密碼體制的時(shí)候,對(duì)密鑰長度要求越來越大,處理的速度要求越來越快.而基于橢圓曲線離散對(duì)數(shù)問題的橢圓曲線密碼體制,因其每比特最大的安全性,受到了越來越廣泛的注意.橢圓曲線密碼體制(ECC:Elliptic ...
上傳時(shí)間： 2013-05-24
上傳用戶：zhuo0008
資源簡介：本文論述了嵌入式TCP/IP協(xié)議棧的實(shí)現(xiàn)，介紹了TCP/IP協(xié)議棧的原理，以及硬線實(shí)現(xiàn)TCP/IP協(xié)議棧的意義和應(yīng)用。 第一章為緒論，介紹論文研究的目的、內(nèi)容、意義和國內(nèi)外研究發(fā)展的現(xiàn)狀。 第二章介紹FPGA設(shè)計(jì)的流程和VERILOG HDL設(shè)計(jì)語言。著重介紹了FPGA的代碼輸...
上傳時(shí)間： 2013-04-24
上傳用戶：13215175592
資源簡介：本文應(yīng)用EDA技術(shù)，基于FPGA器件設(shè)計(jì)與實(shí)現(xiàn)UART，并采用CRC校驗(yàn)。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實(shí)現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實(shí)現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程...
上傳時(shí)間： 2013-04-24
上傳用戶：Altman
資源簡介：異步FIFO是用來適配不同時(shí)鐘域之間的相位差和頻率飄移的重要模塊。本文設(shè)計(jì)的異步FIFO采用了格雷（GRAY）變換技術(shù)和雙端口RAM實(shí)現(xiàn)了不同時(shí)鐘域之間的數(shù)據(jù)無損傳輸。該結(jié)構(gòu)利用了GRAY變換的特點(diǎn)，使得整個(gè)系統(tǒng)可靠性高和抗干擾能力強(qiáng)，系統(tǒng)可以工作在讀寫時(shí)鐘...
上傳時(shí)間： 2013-08-08
上傳用戶：13817753084
資源簡介：實(shí)現(xiàn)USB接口功能的VHDL和VERILOG完整源代碼
上傳時(shí)間： 2013-08-11
上傳用戶：yangzhiwei
資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的VERILOG HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時(shí)間： 2013-08-18
上傳用戶：問題問題
