ieee公布的標(biāo)準(zhǔn)8位浮點(diǎn)乘法器，可綜合。采用標(biāo)準(zhǔn)算法。
資源簡介：ieee公布的標(biāo)準(zhǔn)8位浮點(diǎn)乘法器，可綜合。采用標(biāo)準(zhǔn)算法。
上傳時(shí)間： 2013-12-26
上傳用戶：dave520l
資源簡介：32位浮點(diǎn)乘法器的設(shè)計(jì)，講的挺好的，供參考啊
上傳時(shí)間： 2013-11-28
上傳用戶：manking0408
資源簡介：基于FPGA的高性能32位浮點(diǎn)FFTIP核的開發(fā)，適合fpga工程技術(shù)人員參考
上傳時(shí)間： 2013-08-07
上傳用戶：清風(fēng)冷雨
資源簡介：verilog編寫的32位浮點(diǎn)加法器
上傳時(shí)間： 2015-03-09
上傳用戶：372825274
資源簡介：好用的浮點(diǎn)乘法器，可完成32位ieee格式的浮點(diǎn)乘法，經(jīng)過仿真通過
上傳時(shí)間： 2014-01-03
上傳用戶：heart520beat
資源簡介：基于FPGA的高性能32位浮點(diǎn)FFTIP核的開發(fā)，適合fpga工程技術(shù)人員參考
上傳時(shí)間： 2014-12-05
上傳用戶：semi1981
資源簡介：浮點(diǎn)加法器的VHDL算法設(shè)計(jì) 浮點(diǎn)加法器的VHDL算法設(shè)計(jì)
上傳時(shí)間： 2014-01-13
上傳用戶：z754970244
資源簡介：高效結(jié)構(gòu)的多輸入浮點(diǎn)乘法器在FPGA上的實(shí)現(xiàn)
上傳時(shí)間： 2013-11-28
上傳用戶：sammi
資源簡介：這是我用verilog hdl語言寫的浮點(diǎn)乘法器,用的是基4的booth算法,對(duì)于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點(diǎn),也歡迎大家把它改成流水線以提高速度.
上傳時(shí)間： 2013-11-29
上傳用戶：jjj0202
資源簡介：32位高性能浮點(diǎn)乘法器芯片設(shè)計(jì)研究.pdf
上傳時(shí)間： 2016-12-08
上傳用戶：hjshhyy
資源簡介：新型的浮點(diǎn)乘法器 用csa來實(shí)現(xiàn)可以用在浮點(diǎn)乘法器的地方
上傳時(shí)間： 2016-12-27
上傳用戶：wff
資源簡介：8位相 加乘法器，具有高速，占用資源較少的優(yōu)點(diǎn)
上傳時(shí)間： 2014-08-06
上傳用戶：zhangjinzj
資源簡介：8位加法樹乘法器,實(shí)現(xiàn)兩個(gè)8位二進(jìn)制數(shù)相乘，采用verilog hdl
上傳時(shí)間： 2016-12-19
上傳用戶：lhc9102
資源簡介：FFT/IFFT是時(shí)域信號(hào)與頻域信號(hào)之間轉(zhuǎn)換的基本運(yùn)算，是數(shù)字信號(hào)處理的核心工具之一，因此，它廣泛地應(yīng)用于許多領(lǐng)域。在數(shù)字化的今天，不論是在通信領(lǐng)域還是在圖像處理領(lǐng)域，對(duì)數(shù)字信號(hào)處理的速度、精度和實(shí)時(shí)性要求不斷提高。為滿足不斷提高的要求，國內(nèi)外不斷...
上傳時(shí)間： 2013-07-12
上傳用戶：cuicuicui
資源簡介：基于VHDL語言的32位單精度的浮點(diǎn)加法器
上傳時(shí)間： 2017-09-09
上傳用戶：manking0408
資源簡介：一個(gè)32位元的浮點(diǎn)數(shù)乘法器，可將兩ieee 754格式的值進(jìn)行相乘
上傳時(shí)間： 2013-12-26
上傳用戶：yuanyuan123
資源簡介：在很多高精度計(jì)算場(chǎng)合需要采用浮點(diǎn)運(yùn)算。過去用門電路進(jìn)行各種運(yùn)算通常為定點(diǎn)運(yùn)算，但其計(jì)算精度有限。隨著現(xiàn)場(chǎng)可編程門陣（FPGA）的迅速發(fā)展，可以采用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算。 本文首先介紹定點(diǎn)數(shù)和浮點(diǎn)數(shù)的格式，完成基于FPGA的幾種常用浮點(diǎn)運(yùn)算器的VHDL設(shè)計(jì)，...
上傳時(shí)間： 2013-05-20
上傳用戶：hechao3225
資源簡介：32位單精度浮點(diǎn)加法器。進(jìn)行用加法運(yùn)算，仿真輸出
上傳時(shí)間： 2013-04-24
上傳用戶：x4587
資源簡介：數(shù)字頻率計(jì)~ VHDL 實(shí)現(xiàn) 可以實(shí)現(xiàn)頻率的測(cè)量和現(xiàn)實(shí)的功能 8位
上傳時(shí)間： 2014-01-12
上傳用戶：啊颯颯大師的
資源簡介：C8051f020是基于51核的業(yè)界8位單片機(jī)最高速的，指令執(zhí)行速度25MIPS。這個(gè)程序包是新華龍公司提供的，需要購買900元的開發(fā)系統(tǒng)才會(huì)贈(zèng)送此文件包，先上傳。可以用keil軟件打開或者去www.xhl.com.cn下載IDE軟件打開工程ps－－－c文件直接用記事本就ok啦^_^，里面...
上傳時(shí)間： 2014-02-18
上傳用戶：gengxiaochao
資源簡介：用單片機(jī)匯編語言寫的使用的子程序 包擴(kuò)浮點(diǎn)書的加減還有 模糊算法
上傳時(shí)間： 2014-01-08
上傳用戶：葉山豪
資源簡介：簡單的一個(gè)8位RISC，Verilog HDL代碼,類型為pic16c57
上傳時(shí)間： 2015-04-25
上傳用戶：xinyuzhiqiwuwu
資源簡介：與傳統(tǒng)的4/8 位單片機(jī)相比，ARM 的性能和處理能力當(dāng)然是遙遙領(lǐng)先的，但 與之相應(yīng)，ARM 的系統(tǒng)設(shè)計(jì)復(fù)雜度和難度，較之傳統(tǒng)的設(shè)計(jì)方法也大大提升了。 本文旨在通過討論系統(tǒng)程序設(shè)計(jì)中的幾個(gè)基本方面，來說明基于ARM 的嵌入式 系統(tǒng)程序開發(fā)的一些特點(diǎn)，并提出...
上傳時(shí)間： 2015-05-03
上傳用戶：黑漆漆
資源簡介：這個(gè)是用VERILOG做的一個(gè)8位功能很弱的CPU
上傳時(shí)間： 2014-11-23
上傳用戶：wangchong
資源簡介：c語言編寫的保護(hù)8位eeprom數(shù)據(jù)的“大數(shù)判決”程序，有完整注釋，很有用，看看吧。
上傳時(shí)間： 2015-06-18
上傳用戶：小儒尼尼奧
資源簡介：使用VHDL語言編寫的簡單8位流水線CPU 它有六級(jí)流水功能，通過仿真 可以下載到實(shí)驗(yàn)箱，也有波形仿真
上傳時(shí)間： 2013-12-18
上傳用戶：linlin
資源簡介：TI公司的增強(qiáng)型8位單片機(jī)upsd32xx系列芯片，利用片上flash模擬EEPROM使用，方便保存參數(shù)，無需外接參數(shù)保存芯片了。內(nèi)含英文說明文檔和keil c源碼，PLD項(xiàng)目源碼。
上傳時(shí)間： 2013-12-13
上傳用戶：253189838
資源簡介：1. 本演示程序中演示的是多項(xiàng)式,其中多項(xiàng)式的項(xiàng)系數(shù)為浮點(diǎn)形,而x的指數(shù)為整形.多項(xiàng)式的構(gòu)造過程中以輸入的項(xiàng)系數(shù)和x的指數(shù)均為零為結(jié)束條件.在允許的范圍內(nèi)對(duì)程序作了出錯(cuò)處理.
上傳時(shí)間： 2014-01-03
上傳用戶：koulian
資源簡介：延時(shí)采用指令延時(shí)的方法,通過改變系統(tǒng)時(shí)鐘,改變延時(shí)的長短,用IOA口的低8位接的LED的閃爍顯示出來
上傳時(shí)間： 2013-12-06
上傳用戶：小寶愛考拉
資源簡介：利用帶CAN控制器的高性能8位單片機(jī)80C592,研制了能同時(shí)接受8路不同 測(cè)溫元件輸入的帶現(xiàn)場(chǎng)總線接口的新型智能溫度變送器,并對(duì)該變送器的軟硬件組成和使
上傳時(shí)間： 2013-12-25
上傳用戶：牧羊人8920
