用Verilog 實(shí)現(xiàn)將比特流數(shù)據(jù)轉(zhuǎn)化為SPI協(xié)議數(shù)據(jù)的適配器
資源簡介:用Verilog 實(shí)現(xiàn)將比特流數(shù)據(jù)轉(zhuǎn)化為SPI協(xié)議數(shù)據(jù)的適配器
上傳時(shí)間: 2016-10-20
上傳用戶:270189020
資源簡介:在PIC單片機(jī)上實(shí)現(xiàn)將16位二進(jìn)制轉(zhuǎn)化為5位BCD碼的匯編程序
上傳時(shí)間: 2013-12-12
上傳用戶:sxdtlqqjl
資源簡介:VB 實(shí)現(xiàn)將BMP格式圖片轉(zhuǎn)化為ICO圖標(biāo),代碼能出色完成圖片格式轉(zhuǎn)化,非常適合VB學(xué)者參考學(xué)習(xí)。
上傳時(shí)間: 2022-07-25
上傳用戶:XuVshu
資源簡介:工業(yè)接口與通訊
上傳時(shí)間: 2013-06-27
上傳用戶:eeworm
資源簡介:用Verilog實(shí)現(xiàn)流水燈,適合cpld平臺(tái), 已經(jīng)仿真成功的
上傳時(shí)間: 2017-08-03
上傳用戶:wmwai1314
資源簡介:用Verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序,已經(jīng)調(diào)試通過
上傳時(shí)間: 2013-08-21
上傳用戶:lixinxiang
資源簡介:將EXCEL格式的數(shù)據(jù)轉(zhuǎn)化為TAB格式的文件(用MAPBASIC編寫的)
上傳時(shí)間: 2016-02-25
上傳用戶:牛津鞋
資源簡介:用Verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序,已經(jīng)調(diào)試通過
上傳時(shí)間: 2014-01-26
上傳用戶:壞壞的華仔
資源簡介:用Verilog實(shí)現(xiàn)的以太網(wǎng)接口!!!!!!!!!!!!!!!!!!
上傳時(shí)間: 2013-07-13
上傳用戶:LSPSL
資源簡介:用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器
上傳時(shí)間: 2013-08-30
上傳用戶:xingyuewubian
資源簡介:用Verilog實(shí)現(xiàn)8255芯片功能
上傳時(shí)間: 2013-10-31
上傳用戶:sunjet
資源簡介:用匯編語言實(shí)現(xiàn)將bx寄存器的內(nèi)容以10進(jìn)制形式在顯示器上輸出使用遞歸算法,共45條指令程序在masm5.1 link3.60 環(huán)境下調(diào)試通過
上傳時(shí)間: 2014-01-24
上傳用戶:bakdesec
資源簡介:用Verilog實(shí)現(xiàn)濾波器的功能,通過軟件綜合仿真,在利用FPGA實(shí)現(xiàn)
上傳時(shí)間: 2013-12-14
上傳用戶:lanhuaying
資源簡介:用DSP實(shí)現(xiàn)最小二乘法。可對(duì)測量得到的數(shù)據(jù)進(jìn)行處理
上傳時(shí)間: 2014-01-25
上傳用戶:jqy_china
資源簡介:用Verilog實(shí)現(xiàn)的四乘四鍵盤程序,在Quartus II上編譯通過并成功
上傳時(shí)間: 2015-05-13
上傳用戶:ruan2570406
資源簡介:此代碼是用Verilog實(shí)現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).
上傳時(shí)間: 2014-01-20
上傳用戶:zhichenglu
資源簡介:用Verilog實(shí)現(xiàn)單片機(jī)計(jì)數(shù)器 用Verilog實(shí)現(xiàn)單片機(jī)計(jì)數(shù)器
上傳時(shí)間: 2013-12-21
上傳用戶:h886166
資源簡介:用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器
上傳時(shí)間: 2015-08-20
上傳用戶:songrui
資源簡介:這是我下的一個(gè)用Verilog實(shí)現(xiàn)的除法代碼
上傳時(shí)間: 2015-10-01
上傳用戶:zhuoying119
資源簡介:用Verilog實(shí)現(xiàn)rs232通信async_transmitter.v
上傳時(shí)間: 2013-12-17
上傳用戶:咔樂塢
資源簡介:用Verilog實(shí)現(xiàn)rs232 receiveri
上傳時(shí)間: 2013-12-23
上傳用戶:bjgaofei
資源簡介:iic implementation,用Verilog實(shí)現(xiàn)了IIC標(biāo)準(zhǔn)協(xié)議的功能
上傳時(shí)間: 2015-10-19
上傳用戶:vodssv
資源簡介:這是一個(gè)用Verilog實(shí)現(xiàn)的除法器代碼。
上傳時(shí)間: 2013-12-28
上傳用戶:wmwai1314
資源簡介:用Verilog實(shí)現(xiàn)QPSK中的差分,擾碼,串并,解差分,解擾碼,解串并,用MUXPLUS2進(jìn)行仿真
上傳時(shí)間: 2013-12-14
上傳用戶:nairui21
資源簡介:用Verilog實(shí)現(xiàn)了一個(gè)數(shù)字秒表的設(shè)計(jì)
上傳時(shí)間: 2015-11-15
上傳用戶:小眼睛LSL
資源簡介:用Verilog實(shí)現(xiàn)了IIC接口與EEPROM存儲(chǔ)器的接口設(shè)計(jì),非常實(shí)用
上傳時(shí)間: 2016-01-24
上傳用戶:邶刖
資源簡介:用Verilog實(shí)現(xiàn)國內(nèi)第一個(gè)商用密碼算法SMS4的加密和解密。
上傳時(shí)間: 2014-01-27
上傳用戶:zhouchang199
資源簡介:用Java實(shí)現(xiàn)FTP批量大文件 java編程之ftp數(shù)據(jù)的斷點(diǎn)續(xù)傳代碼
上傳時(shí)間: 2013-12-22
上傳用戶:dyctj
資源簡介:用Verilog實(shí)現(xiàn)的電子日歷程序,在Quartus II上編譯通過并成功實(shí)現(xiàn)
上傳時(shí)間: 2014-01-08
上傳用戶:fhzm5658
資源簡介:用Verilog實(shí)現(xiàn)的記時(shí)器程序,在Quartus II上編譯通過并成功運(yùn)行
上傳時(shí)間: 2013-12-17
上傳用戶:GHF