相 關(guān) 資 源

• 4位可逆計數(shù)器：將50MHz的時鐘進(jìn)行 分頻后的結(jié)果作為時鐘控制免費(fèi)下載

  資源簡介：4位可逆計數(shù)器：將50MHz的時鐘進(jìn)行 分頻后的結(jié)果作為時鐘控制，根據(jù)輸入進(jìn)行條件判斷，再通過設(shè)置一個四位的向量將結(jié)果輸出，利用數(shù)碼管顯示在實(shí)驗(yàn)板上

  標(biāo)簽： MHz 50 計數(shù)器 時鐘

  上傳時間： 2017-06-18

  上傳用戶：lanjisu111

• 數(shù)控分頻器的設(shè)計數(shù)控分頻器的功能就是當(dāng)在輸入端給定不同輸入數(shù)據(jù)時免費(fèi)下載

  資源簡介：數(shù)控分頻器的設(shè)計數(shù)控分頻器的功能就是當(dāng)在輸入端給定不同輸入數(shù)據(jù)時，將對輸入的時鐘信號有不同的分頻比，數(shù)控分頻器就是用計數(shù)值可并行預(yù)置的加法計數(shù)器設(shè)計完成的，方法是將計數(shù)溢出位與預(yù)置數(shù)加載輸入信號相接即可。

  標(biāo)簽： 數(shù)控 分頻器 數(shù)據(jù) 輸入端

  上傳時間： 2016-10-13

  上傳用戶：wangzhen1990

• 數(shù)控分頻器的設(shè)計 數(shù)控分頻器的功能就是當(dāng)在輸入端給定不同輸入數(shù)據(jù)時免費(fèi)下載

  資源簡介：數(shù)控分頻器的設(shè)計 數(shù)控分頻器的功能就是當(dāng)在輸入端給定不同輸入數(shù)據(jù)時，將對輸入的時鐘信號有不同的分頻比，例3的數(shù)控分頻器就是用計數(shù)值可并行預(yù)置的加法計數(shù)器設(shè)計完成的，方法是將計數(shù)溢出位與預(yù)置數(shù)加載輸入信號相接即可。

  標(biāo)簽： 數(shù)控 分頻器 數(shù)據(jù) 輸入端

  上傳時間： 2013-12-11

  上傳用戶：黑漆漆

• 本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實(shí)現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程免費(fèi)下載

  資源簡介：本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實(shí)現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程，并用QUARTERS||4.0進(jìn)行仿真，用 FPGA 芯片實(shí)現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, FPGA

  標(biāo)簽： VHDL 分頻 整數(shù) 系數(shù)

  上傳時間： 2015-11-27

  上傳用戶：tyler

• 基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計免費(fèi)下載

  資源簡介：基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計，用于設(shè)計EDA

  標(biāo)簽： CPLD-FPGA 整數(shù) 分頻器

  上傳時間： 2013-09-03

  上傳用戶：pioneer_lvbo

• 基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計免費(fèi)下載

  資源簡介：基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計，用于設(shè)計EDA

  標(biāo)簽： CPLD-FPGA 整數(shù) 分頻器

  上傳時間： 2015-04-09

  上傳用戶：凌云御清風(fēng)

• 一個基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計的文檔資料免費(fèi)下載

  資源簡介：一個基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計的文檔資料

  標(biāo)簽： CPLD FPGA 整數(shù) 分頻器

  上傳時間： 2016-07-13

  上傳用戶：CHENKAI

• 利用FPGA進(jìn)行分頻期的設(shè)計免費(fèi)下載

  資源簡介：利用FPGA進(jìn)行分頻期的設(shè)計，包括小數(shù)，分?jǐn)?shù)等分頻

  標(biāo)簽： FPGA 分頻

  上傳時間： 2017-07-17

  上傳用戶：lhc9102

• FPGA_ASIC-基于CPLD FPGA的半整數(shù)分頻器的設(shè)計講解免費(fèi)下載

  資源簡介：該文檔為FPGA_ASIC-基于CPLD、FPGA的半整數(shù)分頻器的設(shè)計講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標(biāo)簽： fpga cpld

  上傳時間： 2022-02-26

  上傳用戶：slq1234567890

• 了解減法分頻電路的設(shè)計。 （2）內(nèi)容：分析例2.8程序的原理免費(fèi)下載

  資源簡介：了解減法分頻電路的設(shè)計。 （2）內(nèi)容：分析例2.8程序的原理，給出其仿真結(jié)果，說明語句的功能?？梢愿淖兂绦蛑械姆诸l比。引腳鎖定可參考圖2.9。 （3）說明：將CLK2的跳線冒連在2Hz上 。LED1指示輸入頻率，LED2分頻后的結(jié)果?？梢钥吹絃ED1每閃爍6下，LED2閃...

  標(biāo)簽： 2.8 減法 分頻電路 分

  上傳時間： 2013-12-20

  上傳用戶：R50974

• Holtek單片機(jī)源碼：此應(yīng)用示范了使用HT48C10單片機(jī)的 16 位定時計數(shù)器產(chǎn)生內(nèi)部中斷以實(shí)現(xiàn)計時功能。這個應(yīng)用依靠系統(tǒng)時鐘頻率作為計時的基準(zhǔn)。此處所示的應(yīng)用使用了 400KHz的系統(tǒng)時鐘免費(fèi)下載

  資源簡介：Holtek單片機(jī)源碼：此應(yīng)用示范了使用HT48C10單片機(jī)的 16 位定時計數(shù)器產(chǎn)生內(nèi)部中斷以實(shí)現(xiàn)計時功能。這個應(yīng)用依靠系統(tǒng)時鐘頻率作為計時的基準(zhǔn)。此處所示的應(yīng)用使用了 400KHz的系統(tǒng)時鐘，通過內(nèi)部除四分頻產(chǎn)生 100KHz 的定時/計數(shù)器時鐘。對于一個 16 位的計數(shù)...

  標(biāo)簽： Holtek 400 48C C10

  上傳時間： 2017-01-22

  上傳用戶：wmwai1314

• 用4位十進(jìn)制計數(shù)器對用戶輸入時鐘信號進(jìn)行計數(shù)免費(fèi)下載

  資源簡介：用4位十進(jìn)制計數(shù)器對用戶輸入時鐘信號進(jìn)行計數(shù)，計數(shù)間隔為1秒鐘。計數(shù)滿1秒鐘后將計數(shù)值（即頻率值）所存到4位寄存器中顯示，并將計數(shù)器清0，在進(jìn)行下一次計數(shù)。 頻率計由三種模塊組成：testctl為控制模塊，由1Hz其準(zhǔn)產(chǎn)生rst_cnt,load,cnt_en信號；cnt10為...

  標(biāo)簽： 十進(jìn)制計數(shù)器 信號 用戶 輸入時鐘

  上傳時間： 2013-12-25

  上傳用戶：qq21508895

• 可愛的 Python：將 XML 和 Python結(jié)合起來 介紹 Python 的 XML 工具免費(fèi)下載

  資源簡介：可愛的 Python：將 XML 和 Python結(jié)合起來 介紹 Python 的 XML 工具

  標(biāo)簽： Python XML

  上傳時間： 2015-11-13

  上傳用戶：tonyshao

• prim算法：可以從任意結(jié)點(diǎn)出發(fā),找出與之相連的最小權(quán)值的結(jié)點(diǎn),連接,把連接后的結(jié)點(diǎn)看成是一個整體,和其他的結(jié)點(diǎn)的權(quán)值比較,再找出最小權(quán)值的結(jié)點(diǎn)連接,然后將連接上的結(jié)點(diǎn)再看做一個整體,依次類推,直到所免費(fèi)下載

  資源簡介：prim算法：可以從任意結(jié)點(diǎn)出發(fā),找出與之相連的最小權(quán)值的結(jié)點(diǎn),連接,把連接后的結(jié)點(diǎn)看成是一個整體,和其他的結(jié)點(diǎn)的權(quán)值比較,再找出最小權(quán)值的結(jié)點(diǎn)連接,然后將連接上的結(jié)點(diǎn)再看做一個整體,依次類推,直到所有結(jié)點(diǎn)全部連接上 代碼、測試數(shù)據(jù)。

  標(biāo)簽： 連接 prim 算法 比較

  上傳時間： 2015-12-28

  上傳用戶：waizhang

• 基本思想：將整個無序序列分割成若干小的子序列分別進(jìn)行插入排序。免費(fèi)下載

  資源簡介：基本思想：將整個無序序列分割成若干小的子序列分別進(jìn)行插入排序。

  標(biāo)簽： 序列 分割 分 排序

  上傳時間： 2016-02-03

  上傳用戶：zhangyigenius

• 希爾排序算法基本思想：將整個無序序列分割成若干小的子序列分別進(jìn)行插入排序。免費(fèi)下載

  資源簡介：希爾排序算法基本思想：將整個無序序列分割成若干小的子序列分別進(jìn)行插入排序。

  標(biāo)簽： 序列 排序算法 分割 分

  上傳時間： 2013-12-02

  上傳用戶：ruan2570406

• 希爾排序算法: 基本思想：將整個無序序列分割成若干小的子序列分別進(jìn)行插入排序。 序列分割方法：將相隔某個增量h的元素構(gòu)成一個子序列。在排序過程中免費(fèi)下載

  資源簡介：希爾排序算法: 基本思想：將整個無序序列分割成若干小的子序列分別進(jìn)行插入排序。 序列分割方法：將相隔某個增量h的元素構(gòu)成一個子序列。在排序過程中，逐次減小這個增量，最后當(dāng)h減到1時，進(jìn)行一次插入排序，排序就完成。增量序列一般采用：ht=2t-1,1≤t≤[...

  標(biāo)簽： 序列 排序 排序算法 分割

  上傳時間： 2013-12-19

  上傳用戶：kikye

• 遞增方式在4位數(shù)碼管上向上計數(shù)顯示從0000-0001->0002……..9999….0000….0001…. -- 利用CPLD設(shè)計了一個4位十進(jìn)制計數(shù)器免費(fèi)下載

  資源簡介：遞增方式在4位數(shù)碼管上向上計數(shù)顯示從0000-0001->0002……..9999….0000….0001…. -- 利用CPLD設(shè)計了一個4位十進(jìn)制計數(shù)器，并用數(shù)碼管顯示當(dāng)前計數(shù)值

  標(biāo)簽： 0000 0001 0002 9999

  上傳時間： 2013-12-16

  上傳用戶：ardager

• (1)設(shè)計4位十進(jìn)制頻率計測量范圍: 1Hz～9999Hz (2）測量的數(shù)值通過4個數(shù)碼管顯示 (3）頻率超過9999Hz時免費(fèi)下載

  資源簡介：(1)設(shè)計4位十進(jìn)制頻率計測量范圍: 1Hz～9999Hz (2）測量的數(shù)值通過4個數(shù)碼管顯示 (3）頻率超過9999Hz時，溢出指示燈亮，可以作為擴(kuò)大測量范圍的接口

  標(biāo)簽： 9999 Hz 1Hz 測量

  上傳時間： 2014-01-11

  上傳用戶：pompey

• 實(shí)驗(yàn)圖1是一含計數(shù)使能、異步復(fù)位和計數(shù)值并行預(yù)置功能4位加法計數(shù)器免費(fèi)下載

  資源簡介：實(shí)驗(yàn)圖1是一含計數(shù)使能、異步復(fù)位和計數(shù)值并行預(yù)置功能4位加法計數(shù)器，例1是其VHDL描述。由實(shí)驗(yàn)圖1所示，圖中間是4位鎖存器；rst是異步清信號，高電平有效；clk是鎖存信號；

  標(biāo)簽： 實(shí)驗(yàn) 加法 異步復(fù)位 并行

  上傳時間： 2013-12-18

  上傳用戶：cc1015285075

• AT89s51單片機(jī)8位流水燈逐個點(diǎn)亮再逐個息滅、4位數(shù)碼管全亮顯示、喇叭發(fā)聲、鍵盤掃描的匯編源程序免費(fèi)下載

  資源簡介：AT89s51單片機(jī)8位流水燈逐個點(diǎn)亮再逐個息滅、4位數(shù)碼管全亮顯示、喇叭發(fā)聲、鍵盤掃描的匯編源程序

  標(biāo)簽： 89s s51 AT 89

  上傳時間： 2017-07-26

  上傳用戶：hoperingcong

• 含計數(shù)使能、異步復(fù)位和計數(shù)值并行預(yù)置功能4位加法計數(shù)器免費(fèi)下載

  資源簡介：含計數(shù)使能、異步復(fù)位和計數(shù)值并行預(yù)置功能4位加法計數(shù)器

  標(biāo)簽： 異步復(fù)位 并行 加法 數(shù)值

  上傳時間： 2014-08-21

  上傳用戶：yxgi5

• 并串轉(zhuǎn)換器：將并行輸入的信號以串行方式輸出免費(fèi)下載

  資源簡介：并串轉(zhuǎn)換器：將并行輸入的信號以串行方式輸出，這里要注意需先對時鐘進(jìn)行分頻，用得到的低頻信號控制時序，有利于觀察結(jié)果（可以通過L燈觀察結(jié)果）

  標(biāo)簽： 轉(zhuǎn)換器 并行 信號 串行方式

  上傳時間： 2013-12-21

  上傳用戶：jiahao131

• 淺析Java國際化編程及其實(shí)現(xiàn) 注意事項(xiàng)：所附壓縮文件I18NDemo.zip包含源程序I18NDemo.java、資源文件、編譯后產(chǎn)生的class文件及打包后的I18N.jar文件。 在Wind免費(fèi)下載

  資源簡介：淺析Java國際化編程及其實(shí)現(xiàn) 注意事項(xiàng)：所附壓縮文件I18NDemo.zip包含源程序I18NDemo.java、資源文件、編譯后產(chǎn)生的class文件及打包后的I18N.jar文件。 在Windows平臺（需要J2RE1.4.1）下，雙擊I18N.jar（如果所用系統(tǒng)上的壓縮軟件與jar文件建立了文件關(guān)聯(lián)...

  標(biāo)簽： NDemo 18 class Java

  上傳時間： 2013-12-23

  上傳用戶：lingzhichao

• 你用過ExeScope嗎？它是能夠?qū)xe文件中的資源進(jìn)行查看并修改的工具免費(fèi)下載

  資源簡介：你用過ExeScope嗎？它是能夠?qū)xe文件中的資源進(jìn)行查看并修改的工具，用此可以進(jìn)行軟件的漢化，這個PEView想逼近它的功能，但只能查看，暫時還不能修改。

  標(biāo)簽： ExeScope Exe 資源 修改

  上傳時間： 2013-12-24

  上傳用戶：love1314

• 計時程序,對8253進(jìn)行分頻,使用二個計數(shù)器,使第二個計數(shù)器的OUT作為中斷源,送到8259產(chǎn)生中斷,在LED上顯示時間免費(fèi)下載

  資源簡介：計時程序,對8253進(jìn)行分頻,使用二個計數(shù)器,使第二個計數(shù)器的OUT作為中斷源,送到8259產(chǎn)生中斷,在LED上顯示時間

  標(biāo)簽： 8253 8259 OUT LED

  上傳時間： 2015-04-15

  上傳用戶：pompey

• 這是用VHDL語言寫的32位分頻器的程序免費(fèi)下載

  資源簡介：這是用VHDL語言寫的32位分頻器的程序，可直接運(yùn)行，看結(jié)果，歡迎使用。多指正，交流。

  標(biāo)簽： VHDL 語言 分頻器 程序

  上傳時間： 2015-05-11

  上傳用戶：chenlong

• 第7章數(shù)字系統(tǒng)設(shè)計實(shí)例 7.1 半整數(shù)分頻器的設(shè)計 7.2 音樂發(fā)生器 7.3 2FSK/2PSK信號產(chǎn)生器 7.4 實(shí)用多功能電子表 7.5 交通燈控制器 7.6 數(shù)字頻率計免費(fèi)下載

  資源簡介：第7章數(shù)字系統(tǒng)設(shè)計實(shí)例 7.1 半整數(shù)分頻器的設(shè)計 7.2 音樂發(fā)生器 7.3 2FSK/2PSK信號產(chǎn)生器 7.4 實(shí)用多功能電子表 7.5 交通燈控制器 7.6 數(shù)字頻率計

  標(biāo)簽： 7.1 7.2 7.3 FSK

  上傳時間： 2015-06-23

  上傳用戶：tianyi223

• 將分詞后的文檔內(nèi)容按照word的內(nèi)容免費(fèi)下載

  資源簡介：將分詞后的文檔內(nèi)容按照word的內(nèi)容，將包含word的文檔進(jìn)行重新組織。

  標(biāo)簽： word 分 文檔

  上傳時間： 2013-12-05

  上傳用戶：CHINA526

• 常用2、4、6及任意偶數(shù)分頻器的VHDL代碼實(shí)現(xiàn)（原創(chuàng)）免費(fèi)下載

  資源簡介：常用2、4、6及任意偶數(shù)分頻器的VHDL代碼實(shí)現(xiàn)（原創(chuàng)）

  標(biāo)簽： VHDL 分頻器 代碼

  上傳時間： 2013-12-17

  上傳用戶：330402686