c8051120鎖相環,定時器3的初始化和使用
資源簡介:c8051120鎖相環,定時器3的初始化和使用
上傳時間: 2014-01-16
上傳用戶:xiaoyunyun
資源簡介:鎖相環電路設計和調試心得
上傳時間: 2013-07-10
上傳用戶:eeworm
資源簡介:系統地分析鎖相環相位噪聲
上傳時間: 2013-05-24
上傳用戶:eeworm
資源簡介:如何調試鎖相環頻率合成器
上傳時間: 2013-08-05
上傳用戶:eeworm
資源簡介:鎖相環捕捉過程的定性分析 ppt
上傳時間: 2013-07-25
上傳用戶:eeworm
資源簡介:鎖相環頻率合成器 張厥盛
上傳時間: 2013-05-16
上傳用戶:eeworm
資源簡介:鎖相環技術
上傳時間: 2013-07-16
上傳用戶:eeworm
資源簡介:鎖相環電路設計和調試心得
上傳時間: 2013-05-31
上傳用戶:eeworm
資源簡介:系統地分析鎖相環相位噪聲
上傳時間: 2013-04-15
上傳用戶:eeworm
資源簡介:如何調試鎖相環頻率合成器
上傳時間: 2013-06-24
上傳用戶:eeworm
資源簡介:鎖相環捕捉過程的定性分析 ppt
上傳時間: 2013-07-13
上傳用戶:eeworm
資源簡介:鎖相環頻率合成器 張厥盛
上傳時間: 2013-04-15
上傳用戶:eeworm
資源簡介:鎖相環技術
上傳時間: 2013-07-09
上傳用戶:eeworm
資源簡介:專輯類-數字處理及顯示技術專輯-106冊-9138M 如何調試鎖相環頻率合成器-6頁-0.1M.pdf
上傳時間: 2013-05-19
上傳用戶:sammi
資源簡介:專輯類-數字處理及顯示技術專輯-106冊-9138M 系統地分析鎖相環相位噪聲-386頁-5.8M.pdf
上傳時間: 2013-06-21
上傳用戶:qw12
資源簡介:專輯類-數字處理及顯示技術專輯-106冊-9138M 鎖相環頻率合成器-張厥盛-260頁-10.9M.pdf
上傳時間: 2013-04-24
上傳用戶:ytu_zhouzaikui
資源簡介:專輯類-數字處理及顯示技術專輯-106冊-9138M 鎖相環電路設計和調試心得-4頁-0.1M.pdf
上傳時間: 2013-04-24
上傳用戶:telukeji
資源簡介:專輯類-數字處理及顯示技術專輯-106冊-9138M 鎖相環捕捉過程的定性分析-26頁-0.9M-ppt.ppt
上傳時間: 2013-04-24
上傳用戶:461449632
資源簡介:專輯類-數字處理及顯示技術專輯-106冊-9138M --鎖相環技術-377頁-31.8M.pdf
上傳時間: 2013-07-02
上傳用戶:zq70996813
資源簡介:鎖相環PLL原理與應用教程,講的通俗易懂
上傳時間: 2013-07-12
上傳用戶:lijinchuan
資源簡介:用一片CPLD實現數字鎖相環,用VHDL或V語言
上傳時間: 2013-05-27
上傳用戶:hewenzhi
資源簡介:現場可編程門陣列(FPGA)的發展已經有二十多年,從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片。現在,FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域,但國內市場基本上是國外品牌的天下。 在高密度FPGA中,芯片上時鐘分布質量變的越...
上傳時間: 2013-06-10
上傳用戶:yd19890720
資源簡介:FPGA器件在通信、消費類電子等領域應用越來越廣泛,隨著FPGA規模的增大、功能的加強對時鐘的要求也越來越高。在FPGA中嵌入時鐘發生器對解決該問題是一個不錯的選擇。本論文首先,描述并分析了電荷泵鎖相環時鐘發生器的體系結構、組成單元及各單元的非理想特性...
上傳時間: 2013-04-24
上傳用戶:變形金剛
資源簡介:在過去的十幾年間,FPGA取得了驚人的發展:集成度已達到1000萬等效門、速度可達到400~500MHz。隨著FPGA的集成度不斷增大,在高密度FPGA中,芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在,解決時鐘延時...
上傳時間: 2013-07-06
上傳用戶:LouieWu
資源簡介:隨著現代集成電路技術的發展,鎖相環已經成為集成電路設計中非常重要的一個部分,所以對鎖相環的研究具有積極的現實意義。然而傳統的鎖相環大多是數模混合電路,在工藝上與系統芯片中的數字電路存在兼容問題。因此設計一...
上傳時間: 2013-06-09
上傳用戶:mosliu
資源簡介:·鎖相環頻率合成器(Motorola 集成電路應用技術叢書)
上傳時間: 2013-04-24
上傳用戶:gxohao
資源簡介:·鎖相環頻率合成器(Motorola 集成電路應用技術叢書)
上傳時間: 2013-05-28
上傳用戶:yph853211
資源簡介:基于FPGA實現的一種新型數字鎖相環
上傳時間: 2013-08-07
上傳用戶:2467478207
資源簡介:基于FPGA的全數字鎖相環設計,內有設計過程和設計思想
上傳時間: 2013-08-13
上傳用戶:fqscfqj
資源簡介:基于FPGA設計數字鎖相環,提出了一種由微分超前/滯后型檢相器構成數字鎖相環的Verilog-HDL建模方案
上傳時間: 2013-08-19
上傳用戶:Huge_Brother