利用VHDL語言實現(xiàn)單片簡易自動量程數(shù)字頻率計
資源簡介：利用VHDL語言實現(xiàn)單片簡易自動量程數(shù)字頻率計
上傳時間： 2013-12-26
上傳用戶：GHF
資源簡介：利用VHDL語言實現(xiàn)單穩(wěn)觸發(fā)電路，穩(wěn)態(tài)時間為系統(tǒng)時鐘的整數(shù)倍。
上傳時間： 2015-06-01
上傳用戶：wang0123456789
資源簡介：利用VHDL語言實現(xiàn)8位到32位的雙向數(shù)據(jù)轉(zhuǎn)換
上傳時間： 2014-01-26
上傳用戶：www240697738
資源簡介：在EDA開發(fā)軟件QuartusII上利用VHDL語言實現(xiàn)DDS信號發(fā)生器，芯片是Altera公司的
上傳時間： 2015-11-03
上傳用戶：Breathe0125
資源簡介：利用VHDL語言實現(xiàn)FPGA的PWM輸出波形，占空比可控
上傳時間： 2016-06-16
上傳用戶：lunshaomo
資源簡介：本程序利用VHDL語言實現(xiàn)拔河游戲機的功能
上傳時間： 2014-11-27
上傳用戶：Pzj
資源簡介：介紹了基于Altera 公司的CPLD 芯片F(xiàn)L EX10 K,以及利用VHDL 語言實現(xiàn)多位二進 制碼轉(zhuǎn)換成8421BCD 碼的原理、設(shè)計思路和軟件實現(xiàn)。
上傳時間： 2016-11-03
上傳用戶：manking0408
資源簡介：此文件主要是利用VHDL語言實現(xiàn)五路呼叫器
上傳時間： 2013-12-17
上傳用戶：Andy123456
資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA8位16進制頻率計
上傳時間： 2016-02-04
上傳用戶：myworkpost
資源簡介：用 VHDL語言實現(xiàn)鬧鐘功能，可用于數(shù)字鐘設(shè)計的單元電路，顯示電路程序。
上傳時間： 2016-06-13
上傳用戶：我干你啊
資源簡介：實現(xiàn)得失一個交通燈。利用VHDL語言
上傳時間： 2015-03-29
上傳用戶：天誠24
資源簡介：ALU算術(shù)邏輯單元的簡單實現(xiàn),利用VHDL語言編寫,可進行加法,減法,以及位的左右移動,只需一個時鐘脈沖
上傳時間： 2014-01-05
上傳用戶：franktu
資源簡介：介紹怎樣利用VHDL語言來實現(xiàn)一個多周期的處理器核心
上傳時間： 2013-12-20
上傳用戶：tianyi223
資源簡介：本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程，并用QUARTERS||4.0進行仿真，用 FPGA 芯片實現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, FPGA
上傳時間： 2015-11-27
上傳用戶：tyler
資源簡介：由VHDL 語言實現(xiàn)的D觸發(fā)器利用的是QUARTUES環(huán)境已經(jīng)得到驗證
上傳時間： 2014-01-02
上傳用戶：水中浮云
資源簡介：由VHDL 語言實現(xiàn)的數(shù)控分頻 利用的是QUARTUES環(huán)境已經(jīng)得到驗證
上傳時間： 2014-01-12
上傳用戶：teddysha
資源簡介：由VHDL 語言實現(xiàn)的DA0832器利用的是QUARTUES環(huán)境已經(jīng)得到驗證
上傳時間： 2014-01-18
上傳用戶：225588
資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點。 本設(shè)計采用...
上傳時間： 2014-01-02
上傳用戶：LIKE
資源簡介：利用VHDL語言編程實現(xiàn)的pn碼產(chǎn)生.在quartus ii中通過
上傳時間： 2013-12-12
上傳用戶：ryb
資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點
上傳時間： 2013-12-26
上傳用戶：qwe1234
資源簡介：利用VHDL 語言設(shè)計出租車計費系統(tǒng), 使其實現(xiàn)計費以及預(yù)置和模擬汽車啟動、停止、暫停等功能, 并設(shè)計動態(tài)掃描電路顯示車費數(shù)目, 突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點。此程序通過下載到特定芯片后, 可應(yīng)用于實際的出租車計費系統(tǒng)...
上傳時間： 2017-05-22
上傳用戶：變形金剛
資源簡介：基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計,并在EDA(電子設(shè)計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設(shè)計原理及相關(guān)程序
上傳時間： 2013-11-25
上傳用戶：ruan2570406
資源簡介：基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計,并在EDA(電子設(shè)計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設(shè)計原理及相關(guān)程序
上傳時間： 2013-08-06
上傳用戶：taozhihua1314
資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點
上傳時間： 2013-08-11
上傳用戶：hn891122
資源簡介：利用VHDL語言編寫的一個crc功能模塊，可下載到FPGA實現(xiàn)功能
上傳時間： 2013-09-03
上傳用戶：王慶才
資源簡介：學(xué)籍管理系統(tǒng)!利用C語言實現(xiàn)! 在構(gòu)思基本模塊時，訂立了“讀取文件到內(nèi)存形成鏈表，對鏈表的操作，將內(nèi)存的鏈表內(nèi)容保存到文件”三大基本塊。 讀取文件：在main函數(shù)里完成。原理是，先檢查文件指針是否在末尾，若否，則在內(nèi)存開辟一個單位長度，在文件中讀取...
上傳時間： 2014-01-03
上傳用戶：dsgkjgkjg
資源簡介：利用VHDL語言編寫的一個crc功能模塊，可下載到FPGA實現(xiàn)功能
上傳時間： 2015-07-04
上傳用戶：CSUSheep
資源簡介：簡易數(shù)字頻率計利用復(fù)雜可編程邏輯器件FPGA,VHDL編程將所有功能模塊集成在一塊芯片上。功能模塊包括時基脈沖發(fā)生器、計數(shù)器、數(shù)據(jù)鎖存器和顯示電路4部分。設(shè)計時先分別設(shè)計各功能模塊，并調(diào)試得到正確仿真結(jié)果，然后將各個功能模塊組合起來。最后作整體仿真、...
上傳時間： 2016-03-20
上傳用戶：qq521
資源簡介：利用VHDL語言實現(xiàn)在，altera 公司的cyclone芯片上實現(xiàn)數(shù)字信號的2psk調(diào)制解調(diào)功能
上傳時間： 2014-01-25
上傳用戶：xymbian
資源簡介：利用VHDL語言編寫的一個蛇形的程序，調(diào)試成功能夠?qū)崿F(xiàn)。可以在quarters ii 上運行，歡迎大家使用
上傳時間： 2013-12-25
上傳用戶：aa54
