相 關(guān) 資 源

• 利用VHDL語言實現(xiàn)FPGA的PWM輸出波形免費下載

  資源簡介：利用VHDL語言實現(xiàn)FPGA的PWM輸出波形，占空比可控

  標簽： VHDL FPGA PWM 語言

  上傳時間： 2016-06-16

  上傳用戶：lunshaomo

• 利用VHDL語言實現(xiàn)8位到32位的雙向數(shù)據(jù)轉(zhuǎn)換免費下載

  資源簡介：利用VHDL語言實現(xiàn)8位到32位的雙向數(shù)據(jù)轉(zhuǎn)換

  標簽： VHDL 8位 語言 數(shù)據(jù)轉(zhuǎn)換

  上傳時間： 2014-01-26

  上傳用戶：www240697738

• 本程序利用VHDL語言實現(xiàn)拔河游戲機的功能免費下載

  資源簡介：本程序利用VHDL語言實現(xiàn)拔河游戲機的功能

  標簽： VHDL 程序 語言

  上傳時間： 2014-11-27

  上傳用戶：Pzj

• 介紹了基于Altera 公司的CPLD 芯片F(xiàn)L EX10 K,以及利用VHDL 語言實現(xiàn)多位二進 制碼轉(zhuǎn)換成8421BCD 碼的原理、設(shè)計思路和軟件實現(xiàn)。免費下載

  資源簡介：介紹了基于Altera 公司的CPLD 芯片F(xiàn)L EX10 K,以及利用VHDL 語言實現(xiàn)多位二進 制碼轉(zhuǎn)換成8421BCD 碼的原理、設(shè)計思路和軟件實現(xiàn)。

  標簽： Altera 8421 CPLD VHDL

  上傳時間： 2016-11-03

  上傳用戶：manking0408

• 利用VHDL語言實現(xiàn)單穩(wěn)觸發(fā)電路免費下載

  資源簡介：利用VHDL語言實現(xiàn)單穩(wěn)觸發(fā)電路，穩(wěn)態(tài)時間為系統(tǒng)時鐘的整數(shù)倍。

  標簽： VHDL 語言 觸發(fā)電路

  上傳時間： 2015-06-01

  上傳用戶：wang0123456789

• 在EDA開發(fā)軟件QuartusII上利用VHDL語言實現(xiàn)DDS信號發(fā)生器免費下載

  資源簡介：在EDA開發(fā)軟件QuartusII上利用VHDL語言實現(xiàn)DDS信號發(fā)生器，芯片是Altera公司的

  標簽： QuartusII VHDL EDA DDS

  上傳時間： 2015-11-03

  上傳用戶：Breathe0125

• 該程序利用C語言實現(xiàn)液晶的顯示免費下載

  資源簡介：該程序利用C語言實現(xiàn)液晶的顯示，字庫以字的形式存儲

  標簽： 程序 C語言 液晶

  上傳時間： 2013-11-28

  上傳用戶：banyou

• 利用VHDL語言實現(xiàn)單片簡易自動量程數(shù)字頻率計免費下載

  資源簡介：利用VHDL語言實現(xiàn)單片簡易自動量程數(shù)字頻率計

  標簽： VHDL 語言 自動 數(shù)字頻率計

  上傳時間： 2013-12-26

  上傳用戶：GHF

• 出租車自動計價器設(shè)計,用于學習VHDL編程實現(xiàn),FPGA的基本設(shè)計方案免費下載

  資源簡介：出租車自動計價器設(shè)計,用于學習VHDL編程實現(xiàn),FPGA的基本設(shè)計方案

  標簽： VHDL FPGA 出租車 自動

  上傳時間： 2016-02-27

  上傳用戶：AbuGe

• 利用C語言實現(xiàn)矩陣的行列式的計算免費下載

  資源簡介：利用C語言實現(xiàn)矩陣的行列式的計算，采用QR方法

  標簽： C語言 矩陣 計算

  上傳時間： 2016-06-10

  上傳用戶：wweqas

• 介紹了如何用VHDL語言實現(xiàn)處理器的spi接口免費下載

  資源簡介：介紹了如何用VHDL語言實現(xiàn)處理器的spi接口

  標簽： VHDL spi 語言 處理器

  上傳時間： 2014-01-21

  上傳用戶：tb_6877751

• 這是一個用VHDL語言實現(xiàn)dds的例子免費下載

  資源簡介：這是一個用VHDL語言實現(xiàn)dds的例子，已在quartusII里調(diào)通并可以下載到實驗箱上，功能正確

  標簽： VHDL dds 語言

  上傳時間： 2014-01-21

  上傳用戶：xsnjzljj

• 課程設(shè)計：通訊錄。利用C語言實現(xiàn)通訊錄的基本要求。免費下載

  資源簡介：課程設(shè)計：通訊錄。利用C語言實現(xiàn)通訊錄的基本要求。

  標簽： 通訊 C語言

  上傳時間： 2017-01-25

  上傳用戶：duoshen1989

• 利用verilogＨＤＬ語言實現(xiàn)ＬＣＤ的驅(qū)動編程免費下載

  資源簡介：利用verilogＨＤＬ語言實現(xiàn)ＬＣＤ的驅(qū)動編程

  標簽： verilog 語言 編程 驅(qū)動

  上傳時間： 2013-12-26

  上傳用戶：z1191176801

• 此文件主要是利用VHDL語言實現(xiàn)五路呼叫器免費下載

  資源簡介：此文件主要是利用VHDL語言實現(xiàn)五路呼叫器

  標簽： VHDL 語言 呼叫器

  上傳時間： 2013-12-17

  上傳用戶：Andy123456

• 利用VHDL實現(xiàn)CPLD（EMP240T100C5）的PWM輸出免費下載

  資源簡介：利用VHDL實現(xiàn)CPLD（EMP240T100C5）的PWM輸出

  標簽： VHDL CPLD 100C 240T

  上傳時間： 2016-09-18

  上傳用戶：集美慧

• 基于FPGA的多路脈沖時序控制電路設(shè)計與實現(xiàn).rar免費下載

  資源簡介：在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中，需要對加速器束流或者激光束進行脈沖化與時序同步，同時用于測量作用產(chǎn)物的探測系統(tǒng)如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中，需要用到符合要求的多路...

  標簽： FPGA 多路 脈沖

  上傳時間： 2013-06-15

  上傳用戶：ZJX5201314

• 利用VHDL語言編寫的一個crc功能模塊免費下載

  資源簡介：利用VHDL語言編寫的一個crc功能模塊，可下載到FPGA實現(xiàn)功能

  標簽： VHDL crc 語言 編寫

  上傳時間： 2013-09-03

  上傳用戶：王慶才

• 本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程免費下載

  資源簡介：本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程，并用QUARTERS||4.0進行仿真，用 FPGA 芯片實現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, FPGA

  標簽： VHDL 分頻 整數(shù) 系數(shù)

  上傳時間： 2015-11-27

  上傳用戶：tyler

• 用VHDL語言實現(xiàn)的基于FPGA的交換機設(shè)計免費下載

  資源簡介：用VHDL語言實現(xiàn)的基于FPGA的交換機設(shè)計

  標簽： VHDL FPGA 語言 交換機

  上傳時間： 2013-04-24

  上傳用戶：歸海惜雪

• ALU算術(shù)邏輯單元的簡單實現(xiàn),利用VHDL語言編寫,可進行加法,減法,以及位的左右移動,只需一個時鐘脈沖免費下載

  資源簡介：ALU算術(shù)邏輯單元的簡單實現(xiàn),利用VHDL語言編寫,可進行加法,減法,以及位的左右移動,只需一個時鐘脈沖

  標簽： VHDL ALU 算術(shù) 加法

  上傳時間： 2014-01-05

  上傳用戶：franktu

• 利用VHDL語言編寫的一個crc功能模塊免費下載

  資源簡介：利用VHDL語言編寫的一個crc功能模塊，可下載到FPGA實現(xiàn)功能

  標簽： VHDL crc 語言 編寫

  上傳時間： 2015-07-04

  上傳用戶：CSUSheep

• 介紹怎樣利用VHDL語言來實現(xiàn)一個多周期的處理器核心免費下載

  資源簡介：介紹怎樣利用VHDL語言來實現(xiàn)一個多周期的處理器核心

  標簽： VHDL 語言 周期 處理器核心

  上傳時間： 2013-12-20

  上傳用戶：tianyi223

• 由VHDL 語言實現(xiàn)的D觸發(fā)器利用的是QUARTUES環(huán)境已經(jīng)得到驗證免費下載

  資源簡介：由VHDL 語言實現(xiàn)的D觸發(fā)器利用的是QUARTUES環(huán)境已經(jīng)得到驗證

  標簽： QUARTUES VHDL D觸發(fā)器 語言

  上傳時間： 2014-01-02

  上傳用戶：水中浮云

• 由VHDL 語言實現(xiàn)的數(shù)控分頻 利用的是QUARTUES環(huán)境已經(jīng)得到驗證免費下載

  資源簡介：由VHDL 語言實現(xiàn)的數(shù)控分頻 利用的是QUARTUES環(huán)境已經(jīng)得到驗證

  標簽： QUARTUES VHDL 語言 數(shù)控

  上傳時間： 2014-01-12

  上傳用戶：teddysha

• 由VHDL 語言實現(xiàn)的DA0832器利用的是QUARTUES環(huán)境已經(jīng)得到驗證免費下載

  資源簡介：由VHDL 語言實現(xiàn)的DA0832器利用的是QUARTUES環(huán)境已經(jīng)得到驗證

  標簽： QUARTUES VHDL 0832 DA

  上傳時間： 2014-01-18

  上傳用戶：225588

• 用VHDL語言在FPGA或者CPLD上實現(xiàn)任意波形的產(chǎn)生免費下載

  資源簡介：用VHDL語言在FPGA或者CPLD上實現(xiàn)任意波形的產(chǎn)生

  標簽： VHDL FPGA CPLD 語言

  上傳時間： 2013-12-18

  上傳用戶：playboys0

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點。 本設(shè)計采用...

  標簽： CPLD VHDL 芯片 時鐘源

  上傳時間： 2014-01-02

  上傳用戶：LIKE

• VHDL語言實現(xiàn)的CRC碼程序,可用于FPGA實現(xiàn)免費下載

  資源簡介：VHDL語言實現(xiàn)的CRC碼程序,可用于FPGA實現(xiàn)

  標簽： VHDL FPGA CRC 語言

  上傳時間： 2016-05-09

  上傳用戶：蠢蠢66

• 利用VHDL語言編程實現(xiàn)的pn碼產(chǎn)生.在quartus ii中通過免費下載

  資源簡介：利用VHDL語言編程實現(xiàn)的pn碼產(chǎn)生.在quartus ii中通過

  標簽： quartus VHDL 語言 編程實現(xiàn)

  上傳時間： 2013-12-12

  上傳用戶：ryb