用verilog寫(xiě)的仿ARM7的代碼，在opencore上，現(xiàn)在被撤掉了
資源簡(jiǎn)介：用verilog寫(xiě)的仿ARM7的代碼，在opencore上，現(xiàn)在被撤掉了
上傳時(shí)間： 2014-01-14
上傳用戶(hù)：gundan
資源簡(jiǎn)介：用verilog寫(xiě)的對(duì)OCMJ2X8液晶模塊控制代碼，顯示漢字和數(shù)字
上傳時(shí)間： 2013-12-16
上傳用戶(hù)：VRMMO
資源簡(jiǎn)介：用verilog寫(xiě)的一個(gè)manchester code的代碼，含編解碼
上傳時(shí)間： 2014-01-26
上傳用戶(hù)：xauthu
資源簡(jiǎn)介：arm9_fpga2_verilog是一個(gè)可以綜合的用verilog寫(xiě)的arm9的ip軟核，對(duì)學(xué)習(xí)arm和FPGA開(kāi)發(fā)有幫助。
上傳時(shí)間： 2013-08-23
上傳用戶(hù)：xlcky
資源簡(jiǎn)介：用verilog寫(xiě)的跑表程序
上傳時(shí)間： 2014-01-18
上傳用戶(hù)：lx9076
資源簡(jiǎn)介：用verilog寫(xiě)的CORDIC算法實(shí)現(xiàn)，很適合做超越函數(shù)的運(yùn)算。通常用于實(shí)現(xiàn)正弦乘法，或者坐標(biāo)變換。
上傳時(shí)間： 2014-11-03
上傳用戶(hù)：it男一枚
資源簡(jiǎn)介：用verilog寫(xiě)的很好的cpu core
上傳時(shí)間： 2015-04-17
上傳用戶(hù)：海陸空653
資源簡(jiǎn)介：用verilog寫(xiě)的cpld的各種分頻程序，希望大家指正，謝謝！
上傳時(shí)間： 2015-06-23
上傳用戶(hù)：nanxia
資源簡(jiǎn)介：是用verilog寫(xiě)的,解復(fù)接程序,可以把復(fù)接的反過(guò)來(lái),一般用在解碼程序中!
上傳時(shí)間： 2015-07-02
上傳用戶(hù)：xinyuzhiqiwuwu
資源簡(jiǎn)介：用verilog寫(xiě)的FIR濾波器,不錯(cuò)可以
上傳時(shí)間： 2015-08-21
上傳用戶(hù)：清風(fēng)冷雨
資源簡(jiǎn)介：一個(gè)用verilog寫(xiě)的串行傳輸?shù)讲⑿袀鬏數(shù)某绦?，在quaters下編的
上傳時(shí)間： 2015-12-02
上傳用戶(hù)：lacsx
資源簡(jiǎn)介：arm9_fpga2_verilog是一個(gè)可以綜合的用verilog寫(xiě)的arm9的ip軟核，對(duì)學(xué)習(xí)arm和FPGA開(kāi)發(fā)有幫助。
上傳時(shí)間： 2014-12-02
上傳用戶(hù)：nanfeicui
資源簡(jiǎn)介：用verilog寫(xiě)的HC164的驅(qū)動(dòng)程序，參考了Xilinx的經(jīng)典算法，做了一點(diǎn)改進(jìn)~~~很通用，是初學(xué)verilog以及FPGA開(kāi)發(fā)很有用的一個(gè)程序！
上傳時(shí)間： 2014-01-06
上傳用戶(hù)：xiaoxiang
資源簡(jiǎn)介：用verilog寫(xiě)的電梯控制器，內(nèi)附測(cè)試文件和實(shí)驗(yàn)報(bào)告
上傳時(shí)間： 2016-06-15
上傳用戶(hù)：diets
資源簡(jiǎn)介：一個(gè)用verilog寫(xiě)的簡(jiǎn)單的乒乓球程序，用來(lái)在VGA上顯示小球和擋板
上傳時(shí)間： 2016-08-08
上傳用戶(hù)：youth25
資源簡(jiǎn)介：8051core-verilog 用verilog寫(xiě)的8051內(nèi)核 很不錯(cuò)的
上傳時(shí)間： 2016-08-19
上傳用戶(hù)：www240697738
資源簡(jiǎn)介：用verilog寫(xiě)的4*4小鍵盤(pán)按鍵檢測(cè)程序。本工程已經(jīng)編譯好?？梢灾苯釉贏tera DE1 Fpga開(kāi)發(fā)板上運(yùn)行
上傳時(shí)間： 2016-09-17
上傳用戶(hù)：fnhhs
資源簡(jiǎn)介：自己用verilog寫(xiě)的試驗(yàn)xilinx開(kāi)發(fā)板vertex2上燈間隔2秒一亮
上傳時(shí)間： 2013-12-26
上傳用戶(hù)：奇奇奔奔
資源簡(jiǎn)介：用verilog寫(xiě)的對(duì)ad0809的控制，完整工程，希望對(duì)大家能有幫助
上傳時(shí)間： 2016-11-25
上傳用戶(hù)：啊颯颯大師的
資源簡(jiǎn)介：這是我用verilog寫(xiě)的DES加解密程序,準(zhǔn)確的說(shuō)這是一份實(shí)驗(yàn)報(bào)告,里面不但有程序還有簡(jiǎn)單的注釋[主要是針對(duì)仿真的波形的],我主要寫(xiě)的是主控部分,密鑰生成部分參考了下版原康宏的程序.該程序即可加密也可解密,選用CycloneII器件即能跑到100Mhz以上.
上傳時(shí)間： 2013-12-16
上傳用戶(hù)：refent
資源簡(jiǎn)介：用verilog寫(xiě)的FIFO程序，可以直接引用經(jīng)本人測(cè)試
上傳時(shí)間： 2017-01-15
上傳用戶(hù)：1427796291
資源簡(jiǎn)介：用verilog寫(xiě)的，基于查表法實(shí)現(xiàn)的LOG10運(yùn)算器，在Altera FPGA中應(yīng)用。
上傳時(shí)間： 2017-05-28
上傳用戶(hù)：無(wú)聊來(lái)刷下
資源簡(jiǎn)介：用verilog寫(xiě)的8位十進(jìn)制頻率計(jì) 注釋非常清晰 有助菜鳥(niǎo)學(xué)習(xí)
上傳時(shí)間： 2013-12-09
上傳用戶(hù)：1966640071
資源簡(jiǎn)介：用verilog寫(xiě)的1602驅(qū)動(dòng) 仿真已經(jīng)通過(guò)，可以使用
上傳時(shí)間： 2017-08-25
上傳用戶(hù)：黑漆漆
資源簡(jiǎn)介：這是一個(gè)用verilog寫(xiě)的DC濾波器.適合新手學(xué)習(xí)參考
上傳時(shí)間： 2022-04-24
上傳用戶(hù)：bluedrops
資源簡(jiǎn)介：用verilog寫(xiě)的cordic相位鑒別，采用8級(jí)的流水線的硬件設(shè)計(jì)，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈
上傳時(shí)間： 2022-05-16
上傳用戶(hù)：fliang
資源簡(jiǎn)介：用verilog HDL實(shí)現(xiàn)曼徹斯特編碼的源碼
上傳時(shí)間： 2013-12-29
上傳用戶(hù)：lhc9102
資源簡(jiǎn)介：生成一個(gè)文本文件,用來(lái)寫(xiě)滿磁盤(pán)空間的程序,速度特別快,界面清晰.
上傳時(shí)間： 2015-04-20
上傳用戶(hù)：gououo
資源簡(jiǎn)介：這是幾年前做的,以下為eVIEW工程師提供的資料,經(jīng)實(shí)際使用OK. 另用VC寫(xiě)了一個(gè)簡(jiǎn)單的通訊程序,實(shí)現(xiàn)HMI中數(shù)據(jù)查詢(xún)與設(shè)置.
上傳時(shí)間： 2015-06-29
上傳用戶(hù)：a3318966
資源簡(jiǎn)介：用verilog硬件描述語(yǔ)言編寫(xiě)的16位數(shù)模轉(zhuǎn)換器的源代碼，可以綜合
上傳時(shí)間： 2015-09-22
上傳用戶(hù)：JasonC
