相 關(guān) 資 源

• VHDL源代碼包免費(fèi)下載

  資源簡(jiǎn)介：VHDL源代碼包

  標(biāo)簽： VHDL 源代碼

  上傳時(shí)間： 2013-12-09

  上傳用戶：qq1604324866

• VHDL與源代碼包免費(fèi)下載

  資源簡(jiǎn)介：VHDL與源代碼包

  標(biāo)簽： VHDL 源代碼

  上傳時(shí)間： 2015-03-07

  上傳用戶：alan-ee

• VHDL與源代碼包免費(fèi)下載

  資源簡(jiǎn)介：VHDL與源代碼包

  標(biāo)簽： VHDL 源代碼

  上傳時(shí)間： 2013-12-12

  上傳用戶：李夢(mèng)晗

• VHDL與源代碼包免費(fèi)下載

  資源簡(jiǎn)介：VHDL與源代碼包

  標(biāo)簽： VHDL 源代碼

  上傳時(shí)間： 2013-12-25

  上傳用戶：athjac

• 基于FPGA的移相式DDS正弦信號(hào)發(fā)生器的VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的移相式DDS正弦信號(hào)發(fā)生器的VHDL源代碼，壓縮包里是在Quartus里做的工程，F(xiàn)PGA用的是Cyclone1C3系列

  標(biāo)簽： FPGA VHDL DDS 移相式

  上傳時(shí)間： 2014-02-18

  上傳用戶：xaijhqx

• FFT的VHDL源代碼下載免費(fèi)下載

  資源簡(jiǎn)介：給用戶提供了FFT的VHDL源代碼下載，可供用戶來參考學(xué)習(xí)

  標(biāo)簽： VHDL FFT 源代碼

  上傳時(shí)間： 2013-06-03

  上傳用戶：zaizaibang

• VHDL源代碼下載免費(fèi)下載

  資源簡(jiǎn)介：【經(jīng)典設(shè)計(jì)】VHDL源代碼下載～～ 其中經(jīng)典的設(shè)計(jì)有：【自動(dòng)售貨機(jī)】、【電子鐘】、【紅綠燈交通信號(hào)系統(tǒng)】、【步進(jìn)電機(jī)定位控制系統(tǒng)】、【直流電機(jī)速度控制系統(tǒng)】、【計(jì)算器】、【點(diǎn)陣列LED顯示控制系統(tǒng)】 基本數(shù)字邏輯設(shè)計(jì)有：【鎖存器】、【多路選擇器】、...

  標(biāo)簽： VHDL 源代碼

  上傳時(shí)間： 2013-05-27

  上傳用戶：shijiang

• 這是Actel 的FPGA的譯碼器的VHDL源代碼。免費(fèi)下載

  資源簡(jiǎn)介：這是Actel 的FPGA的譯碼器的VHDL源代碼。

  標(biāo)簽： Actel FPGA VHDL 譯碼器

  上傳時(shí)間： 2013-08-10

  上傳用戶：大灰狼123456

• 在FPGA上實(shí)現(xiàn)的出租車計(jì)價(jià)器VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：在FPGA上實(shí)現(xiàn)的出租車計(jì)價(jià)器VHDL源代碼\r\n能實(shí)現(xiàn)里程計(jì)價(jià)、誤時(shí)計(jì)價(jià)等功能

  標(biāo)簽： FPGA VHDL 出租車計(jì)價(jià)器 源代碼

  上傳時(shí)間： 2013-08-13

  上傳用戶：18888888888

• MMC卡的VHDL源代碼實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：MMC卡的VHDL源代碼實(shí)現(xiàn)，經(jīng)過大批量生產(chǎn)驗(yàn)證

  標(biāo)簽： VHDL MMC 源代碼

  上傳時(shí)間： 2013-09-04

  上傳用戶：ikemada

• altera FPGA/CPLD高級(jí)篇(VHDL源代碼)免費(fèi)下載

  資源簡(jiǎn)介：????? altera FPGA/CPLD高級(jí)篇(VHDL源代碼)

  標(biāo)簽： altera FPGA CPLD VHDL

  上傳時(shí)間： 2014-12-28

  上傳用戶：15527161163

• 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件）免費(fèi)下載

  資源簡(jiǎn)介：　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。

  標(biāo)簽： Quartus FPGA CPLD VHDL

  上傳時(shí)間： 2013-10-13

  上傳用戶：caiiicc

• 各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）免費(fèi)下載

  資源簡(jiǎn)介：各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:

  標(biāo)簽： VHDL 計(jì)數(shù)器 源代碼

  上傳時(shí)間： 2013-10-16

  上傳用戶：bjgaofei

• 各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）免費(fèi)下載

  資源簡(jiǎn)介：各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:ENTITY counters IS ?PORT ?( ??d??: IN ?INTEGER RANGE 0 TO 255; ??clk??: IN?BIT; ??clear?: IN?BIT; ??ld??: IN?BIT; ??enable?: IN?BIT; ??up_down?: IN?BIT; ??qa??: O...

  標(biāo)簽： VHDL 計(jì)數(shù)器 源代碼

  上傳時(shí)間： 2014-11-30

  上傳用戶：半熟1994

• altera FPGA/CPLD高級(jí)篇(VHDL源代碼)免費(fèi)下載

  資源簡(jiǎn)介：????? altera FPGA/CPLD高級(jí)篇(VHDL源代碼)

  標(biāo)簽： altera FPGA CPLD VHDL

  上傳時(shí)間： 2015-01-01

  上傳用戶：wangyi39

• 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件）免費(fèi)下載

  資源簡(jiǎn)介：　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。

  標(biāo)簽： Quartus FPGA CPLD VHDL

  上傳時(shí)間： 2013-11-12

  上傳用戶：VRMMO

• 各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）免費(fèi)下載

  資源簡(jiǎn)介：各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:

  標(biāo)簽： VHDL 計(jì)數(shù)器 源代碼

  上傳時(shí)間： 2013-10-19

  上傳用戶：xanxuan

• 各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）免費(fèi)下載

  資源簡(jiǎn)介：各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:ENTITY counters IS ?PORT ?( ??d??: IN ?INTEGER RANGE 0 TO 255; ??clk??: IN?BIT; ??clear?: IN?BIT; ??ld??: IN?BIT; ??enable?: IN?BIT; ??up_down?: IN?BIT; ??qa??: O...

  標(biāo)簽： VHDL 計(jì)數(shù)器 源代碼

  上傳時(shí)間： 2013-10-09

  上傳用戶：松毓336

• 一個(gè)java源代碼包免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)java源代碼包，其中包括快速排序，隊(duì)列和后綴表達(dá)式的計(jì)算，XML生成程序，為一個(gè)解析XML文件程序做了書價(jià)格的計(jì)算，是后綴表達(dá)式計(jì)算，中綴轉(zhuǎn)后綴

  標(biāo)簽： java 源代碼

  上傳時(shí)間： 2013-12-09

  上傳用戶：a6697238

• Xilinx Sdram控制器VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：Xilinx Sdram控制器VHDL源代碼

  標(biāo)簽： Xilinx Sdram VHDL 控制器

  上傳時(shí)間： 2014-01-14

  上傳用戶：gdgzhym

• lattice sdram 控制器VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：lattice sdram 控制器VHDL源代碼

  標(biāo)簽： lattice sdram VHDL 控制器

  上傳時(shí)間： 2015-01-09

  上傳用戶：ruan2570406

• 8255參考設(shè)計(jì)VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：8255參考設(shè)計(jì)VHDL源代碼

  標(biāo)簽： 8255 VHDL 參考設(shè)計(jì) 源代碼

  上傳時(shí)間： 2013-12-20

  上傳用戶：李夢(mèng)晗

• 包含Lzw,Huff1,Dhuff等等多種壓縮算法的源代碼包免費(fèi)下載

  資源簡(jiǎn)介：包含Lzw,Huff1,Dhuff等等多種壓縮算法的源代碼包

  標(biāo)簽： Dhuff Huff Lzw 壓縮算法

  上傳時(shí)間： 2015-02-03

  上傳用戶：Yukiseop

• FFT的VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：FFT的VHDL源代碼

  標(biāo)簽： VHDL FFT 源代碼

  上傳時(shí)間： 2015-02-07

  上傳用戶：redmoons

• cpu微命令VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：cpu微命令VHDL源代碼

  標(biāo)簽： VHDL cpu 命令 源代碼

  上傳時(shí)間： 2014-01-15

  上傳用戶：ljmwh2000

• USB 1.1 IP-CORE和設(shè)計(jì)范例 VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：USB 1.1 IP-CORE和設(shè)計(jì)范例 VHDL源代碼

  標(biāo)簽： IP-CORE VHDL USB 1.1

  上傳時(shí)間： 2013-12-19

  上傳用戶：mikesering

• 有用的VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：有用的VHDL源代碼

  標(biāo)簽： VHDL 源代碼

  上傳時(shí)間： 2015-03-04

  上傳用戶：yd19890720

• FREESWAN VPN源代碼包免費(fèi)下載

  資源簡(jiǎn)介：FREESWAN VPN源代碼包

  標(biāo)簽： FREESWAN VPN 源代碼

  上傳時(shí)間： 2013-12-21

  上傳用戶：上善若水

• 增強(qiáng)型8051的VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：增強(qiáng)型8051的VHDL源代碼，兩個(gè)周期執(zhí)行一條指令，仿真工具為Modelsim，開發(fā)板為Altera的EP1C20開發(fā)板

  標(biāo)簽： 8051 VHDL 增強(qiáng)型 源代碼

  上傳時(shí)間： 2013-12-31

  上傳用戶：佳期如夢(mèng)

• 發(fā)一個(gè)基于ModelSim仿真的Verilog源代碼包免費(fèi)下載

  資源簡(jiǎn)介：發(fā)一個(gè)基于ModelSim仿真的Verilog源代碼包

  標(biāo)簽： ModelSim Verilog 仿真 源代碼

  上傳時(shí)間： 2013-12-10

  上傳用戶：水中浮云