Arbiter.v verilog實現(xiàn) 三路請求,使用循環(huán)策略的仲裁器 含有看門狗電路
資源簡介:Arbiter.v verilog實現(xiàn) 三路請求,使用循環(huán)策略的仲裁器 含有看門狗電路
上傳時間: 2013-12-10
上傳用戶:qlpqlq
資源簡介:fifo.v verilog實現(xiàn)的先進先出存儲器
上傳時間: 2016-08-25
上傳用戶:GHF
資源簡介:verilog實現(xiàn)的FPGA三態(tài)以太網(wǎng)鏈路層通信代碼.
上傳時間: 2022-04-24
上傳用戶:
資源簡介:用12C508實現(xiàn)LED三路七彩調(diào)光的程序。······
上傳時間: 2013-06-16
上傳用戶:yw14205
資源簡介:用verilog實現(xiàn)rs232通信async_transmitter.v
上傳時間: 2013-12-17
上傳用戶:咔樂塢
資源簡介:數(shù)字計算機的設(shè)計coric,利用 verilog實現(xiàn),格式為.v格式.詳細見文件注釋
上傳時間: 2013-12-20
上傳用戶:dongqiangqiang
資源簡介:介紹了一種基于軟件無線電思想的頻分多址中頻數(shù)字化接收機系統(tǒng)設(shè)計方案。它采用Altera公司的FPGA構(gòu)成核 心單元,通過不同的軟件配置實現(xiàn)對三路頻分多址信號的解調(diào)。
上傳時間: 2016-10-11
上傳用戶:cmc_68289287
資源簡介:這段程序是用在一款七彩燈紅外遙控解碼程序里,單片機使用PIC12F629,軟件模擬三路PWM輸出驅(qū)動紅綠藍LED分八組共24個LED,實現(xiàn)單LED漸明漸暗,兩LED一明一暗,七彩等九種花樣.有斷電記憶功能
上傳時間: 2014-01-15
上傳用戶:linlin
資源簡介:控制兩組,每組三個電梯的verilog實現(xiàn)
上傳時間: 2017-01-28
上傳用戶:rocwangdp
資源簡介:基于arduino平臺實現(xiàn)的自動循跡小車,使用三路傳感器,能夠?qū)崿F(xiàn)十字路口的識別功能
上傳時間: 2022-06-11
上傳用戶:qingfengchizhu
資源簡介:verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊,DDS模塊可產(chǎn)生兩路頻率和相位差均可預置調(diào)整的值正弦波,頻率范圍為20Hz-5MHz,相位范圍為0°-359°,測量的數(shù)據(jù)通過引腳傳輸給單片機,單片機進行計算和顯示。
上傳時間: 2013-08-28
上傳用戶:asdfasdfd
資源簡介:verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊,DDS模塊可產(chǎn)生兩路頻率和相位差均可預置調(diào)整的值正弦波,頻率范圍為20Hz-5MHz,相位范圍為0°-359°,測量的數(shù)據(jù)通過引腳傳輸給單片機,單片機進行計算和顯示。
上傳時間: 2013-12-09
上傳用戶:epson850
資源簡介:用verilog實現(xiàn)的以太網(wǎng)接口!!!!!!!!!!!!!!!!!!
上傳時間: 2013-07-13
上傳用戶:LSPSL
資源簡介:·利用OpenGL實現(xiàn)三維物體的平移旋轉(zhuǎn)
上傳時間: 2013-06-21
上傳用戶:01010101
資源簡介:verilog實現(xiàn)一個AGC模塊,信號輸入位寬16位,通過統(tǒng)計64個輸入完成其功率的統(tǒng)計,然后根據(jù)功率大小對信號進行縮放。
上傳時間: 2013-06-09
上傳用戶:sc965382896
資源簡介:用FPGA實現(xiàn)三電平PWM發(fā)生器的完整資料
上傳時間: 2013-08-06
上傳用戶:DXM35
資源簡介:使用verilog實現(xiàn)基于FPGA的SDRAM控制器
上傳時間: 2013-08-08
上傳用戶:litianchu
資源簡介:采用Altera公司的FPGA芯片,在MAX+plus II軟件平臺上實現(xiàn)多路HDLC電路
上傳時間: 2013-08-16
上傳用戶:ommshaggar
資源簡介:用verilog實現(xiàn)的串口收發(fā)數(shù)據(jù)程序,已經(jīng)調(diào)試通過
上傳時間: 2013-08-21
上傳用戶:lixinxiang
資源簡介:用verilog實現(xiàn)基于FPGA的通用分頻器
上傳時間: 2013-08-30
上傳用戶:xingyuewubian
資源簡介:用verilog實現(xiàn)8255芯片功能
上傳時間: 2013-10-31
上傳用戶:sunjet
資源簡介:磁盤調(diào)度算法 1。實現(xiàn)三種算法: 1。先來先服務(wù) 2。最短尋道優(yōu)先(可自己假設(shè)當前磁頭的位置) 3。電梯算法 2。磁道服務(wù)順序從指定的文本文件(TXT文件)中取出 3。輸出: 第一行:磁道的服務(wù)順序 第二行:顯示移動總道數(shù)
上傳時間: 2014-12-02
上傳用戶:1051290259
資源簡介:有許多是考研要用的!三路歸并算法,快速排序的非遞歸算法,無向連通圖的非遞歸的深度優(yōu)先遍歷等,,希望大家用得著
上傳時間: 2014-01-01
上傳用戶:wang5829
資源簡介:三路紅外線探頭控制ISD2560語音播放。主要原理是正常情況下三對紅外線接收管接收到各自配套對應(yīng)的紅外發(fā)射管的紅外線,屬于正常檢測狀態(tài),一旦有一路紅外管信號被隔斷,側(cè)啟動語音芯片程序,播報警示提醒語音或報警。三對紅外管可以根據(jù)使用需要,設(shè)置搭配報...
上傳時間: 2013-12-26
上傳用戶:569342831
資源簡介:用來實現(xiàn)三維阻抗及光學斷層成像重建的matlab程序
上傳時間: 2015-03-20
上傳用戶:SimonQQ
資源簡介:verilog實現(xiàn)ALU的源代碼,并提供了一個詳細的測試平臺!
上傳時間: 2015-03-23
上傳用戶:aysyzxzm
資源簡介:在這個程序中將實現(xiàn)三種古典加密方法:愷撒算法,多表代換算法中的Vigener算法,與列換位算法
上傳時間: 2013-12-23
上傳用戶:stewart·
資源簡介:MD5算法的verilog實現(xiàn),同時包含有testbench。
上傳時間: 2014-01-09
上傳用戶:1159797854
資源簡介:verilog 實現(xiàn)的jtag ip模塊 包括了測試程序
上傳時間: 2014-12-08
上傳用戶:葉山豪
資源簡介:用verilog實現(xiàn)濾波器的功能,通過軟件綜合仿真,在利用FPGA實現(xiàn)
上傳時間: 2013-12-14
上傳用戶:lanhuaying