用VHDL語(yǔ)言實(shí)現(xiàn)DDS直接數(shù)字頻率合成器的設(shè)計(jì)，采用正弦RAM表，可實(shí)現(xiàn)頻率可控的正弦數(shù)字信號(hào)，編譯、仿真通過(guò)。
資源簡(jiǎn)介：用VHDL語(yǔ)言實(shí)現(xiàn)DDS直接數(shù)字頻率合成器的設(shè)計(jì)，采用正弦RAM表，可實(shí)現(xiàn)頻率可控的正弦數(shù)字信號(hào)，編譯、仿真通過(guò)。
上傳時(shí)間： 2014-01-04
上傳用戶：蟲(chóng)蟲(chóng)蟲(chóng)蟲(chóng)蟲(chóng)蟲(chóng)
資源簡(jiǎn)介：基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)與實(shí)現(xiàn).
上傳時(shí)間： 2013-08-21
上傳用戶：hphh
資源簡(jiǎn)介：基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)與實(shí)現(xiàn).
上傳時(shí)間： 2013-12-15
上傳用戶：jyycc
資源簡(jiǎn)介：DDS直接數(shù)字頻率合成器的源代碼，其中包括采用IP核和普通兩種方式
上傳時(shí)間： 2013-12-11
上傳用戶：sdq_123
資源簡(jiǎn)介：此為使用DDS直接數(shù)字頻率合成器之設(shè)計(jì)報(bào)告,作者相當(dāng)?shù)脑敿?xì)介紹DDS之原理以及使用Altera之FPGA做設(shè)計(jì),供使用者參考.
上傳時(shí)間： 2016-12-17
上傳用戶：源碼3
資源簡(jiǎn)介：該文檔為基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)和實(shí)現(xiàn)概述文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-01-07
上傳用戶：kent
資源簡(jiǎn)介：比較先進(jìn)的直接數(shù)字頻率合成器的設(shè)計(jì)。可用于頻率的合成。
上傳時(shí)間： 2017-08-17
上傳用戶：gaome
資源簡(jiǎn)介：講述了DDS直接數(shù)字頻率合成的基本原理，同時(shí)用ＶＨＤＬ語(yǔ)言編寫(xiě)DDS原代碼用于生成正弦波，并在ISE開(kāi)發(fā)平臺(tái)進(jìn)行仿真和MATLAB驗(yàn)證正弦波輸出結(jié)果
上傳時(shí)間： 2015-03-18
上傳用戶：cxl274287265
資源簡(jiǎn)介：用VHDL語(yǔ)言實(shí)現(xiàn)多功能數(shù)字鐘的設(shè)計(jì) 這是學(xué)習(xí)VHDL語(yǔ)言的經(jīng)典例子
上傳時(shí)間： 2014-12-20
上傳用戶：chongcongying
資源簡(jiǎn)介：在quartus軟件下用VHDL語(yǔ)言實(shí)現(xiàn)DDS，可產(chǎn)生正弦，余弦，方波，三角波以及鋸齒波。
上傳時(shí)間： 2013-12-27
上傳用戶：WMC_geophy
資源簡(jiǎn)介：這是一個(gè)用VHDL語(yǔ)言實(shí)現(xiàn)DDS的例子，已在quartusII里調(diào)通并可以下載到實(shí)驗(yàn)箱上，功能正確
上傳時(shí)間： 2014-01-21
上傳用戶：xsnjzljj
資源簡(jiǎn)介：DDS直接數(shù)字頻率合成器，有設(shè)計(jì)文檔，大家交流學(xué)習(xí)
上傳時(shí)間： 2013-12-22
上傳用戶：skfreeman
資源簡(jiǎn)介：基于DSP的直接數(shù)字頻率合成器的研究和實(shí)現(xiàn).
上傳時(shí)間： 2016-05-26
上傳用戶：zhoujunzhen
資源簡(jiǎn)介：用VHDL語(yǔ)言實(shí)現(xiàn)A8255并口擴(kuò)展芯片的功能
上傳時(shí)間： 2014-06-08
上傳用戶：ANRAN
資源簡(jiǎn)介：用VHDL語(yǔ)言講述輸出控制器（POC）的設(shè)計(jì)，這是大學(xué)課程的設(shè)計(jì)
上傳時(shí)間： 2017-04-19
上傳用戶：wangchong
資源簡(jiǎn)介：一種基于鎖相環(huán)的數(shù)字頻率合成器的設(shè)計(jì)
上傳時(shí)間： 2016-05-26
上傳用戶：wpt
資源簡(jiǎn)介：此RS232通信協(xié)議用VHDL語(yǔ)言實(shí)現(xiàn)，基于Altium Designer公司的Protel DXP開(kāi)發(fā)平臺(tái)。本人是基于Nanaboard開(kāi)發(fā)板編寫(xiě)的程序，其他用戶只需要對(duì)配置文件進(jìn)行修改即可用于其他電路板。
上傳時(shí)間： 2016-09-20
上傳用戶：王楚楚
資源簡(jiǎn)介：本文介紹了直接數(shù)字頻率合成器(DDS)的工作原理及基本結(jié)構(gòu)，在此基礎(chǔ)上推導(dǎo)了它的理想頻譜，分析了DDS雜散的來(lái)源及抑制雜散的常用方法；重點(diǎn)研究了DDS中累加器和波形存儲(chǔ)表的設(shè)計(jì)。針對(duì)DDS輸入數(shù)據(jù)刷新率低的特點(diǎn)，雙層累加...
上傳時(shí)間： 2013-06-03
上傳用戶：SimonQQ
資源簡(jiǎn)介：此程序?yàn)锳D9850（DDS）直接數(shù)字頻率合成器C語(yǔ)言源碼。用125M的有源晶振，頻率無(wú)失真輸出可達(dá)到40M。該程序包括FYD12864LCD顯示程序加4X4矩陣鍵盤(pán)掃描，可步進(jìn)1M，1K，和任意頻率輸入。及相位設(shè)置。
上傳時(shí)間： 2015-12-13
上傳用戶：Breathe0125
資源簡(jiǎn)介：脈沖發(fā)生測(cè)試.此程序?yàn)锳D9850（DDS）直接數(shù)字頻率合成器C語(yǔ)言源碼。用125M的有源晶振，頻率無(wú)失真輸出可達(dá)到40M。
上傳時(shí)間： 2014-01-14
上傳用戶：heart520beat
資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時(shí)間： 2013-11-25
上傳用戶：ruan2570406
資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時(shí)間： 2013-08-06
上傳用戶：taozhihua1314
資源簡(jiǎn)介：利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過(guò)程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)
上傳時(shí)間： 2013-08-11
上傳用戶：hn891122
資源簡(jiǎn)介：三相直接數(shù)字頻率合成器DDS的VHDL源碼，希望對(duì)大家有幫助
上傳時(shí)間： 2014-08-01
上傳用戶：ouyangtongze
資源簡(jiǎn)介：利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過(guò)程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)。 本設(shè)計(jì)采用...
上傳時(shí)間： 2014-01-02
上傳用戶：LIKE
資源簡(jiǎn)介：一個(gè)直接數(shù)字頻率合成的查表程序,VHDL語(yǔ)言,使用7128調(diào)試通過(guò)
上傳時(shí)間： 2013-12-25
上傳用戶：youth25
資源簡(jiǎn)介：用VHDL設(shè)計(jì)直接數(shù)字頻率合成器
上傳時(shí)間： 2014-01-09
上傳用戶：familiarsmile
資源簡(jiǎn)介：1、直接數(shù)字頻率合成的單片機(jī)代碼。 2、重要采用ADI公司提出的DDS芯片AD9954來(lái)實(shí)現(xiàn)直接數(shù)字頻率合成。
上傳時(shí)間： 2016-11-26
上傳用戶：saharawalker
資源簡(jiǎn)介：用VHDL語(yǔ)言實(shí)現(xiàn)2DPSK數(shù)字傳輸
上傳時(shí)間： 2017-01-06
上傳用戶：爺?shù)臍赓|(zhì)
資源簡(jiǎn)介：利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過(guò)程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)
上傳時(shí)間： 2013-12-26
上傳用戶：qwe1234
