用verilog編寫的risc mcu
資源簡介:用verilog編寫的risc mcu
上傳時間: 2015-10-25
上傳用戶:baiom
資源簡介:用verilog 編寫的8位risc cpu,行為級描述,可綜合
上傳時間: 2017-07-24
上傳用戶:gdgzhym
資源簡介:用verilog編寫的多功能數字鐘
上傳時間: 2015-02-25
上傳用戶:王者A
資源簡介:用verilog編寫的網卡芯片rtl級。前仿后仿都通過了,可以在modelsim上運行察看
上傳時間: 2015-03-31
上傳用戶:lxm
資源簡介:一個非常簡單的cpu設計的原代碼,是用verilog編寫的
上傳時間: 2014-12-08
上傳用戶:siguazgb
資源簡介:用verilog編寫的pci——rtl級。
上傳時間: 2015-06-06
上傳用戶:亞亞娟娟123
資源簡介:一個用verilog編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。
上傳時間: 2014-01-21
上傳用戶:ljmwh2000
資源簡介:一個用verilog編寫的編幀、解幀及碼速匹配的程序,相當經典
上傳時間: 2015-06-22
上傳用戶:66666
資源簡介:用verilog編寫的程序,用來計算誤碼率的,可以在編碼和解碼過程中用的到的!
上傳時間: 2013-12-25
上傳用戶:zhyiroy
資源簡介:用verilog編寫的fir濾波器程序,開發環境可以用ise quartus或active hdl等
上傳時間: 2015-08-21
上傳用戶:英雄
資源簡介:uart串行口,用verilog編寫的.供大家參考
上傳時間: 2013-12-15
上傳用戶:417313137
資源簡介:用verilog編寫的乒乓球游戲,內帶ps2,VGA驅動,下載到spantan3開發板上即可使用(原創)
上傳時間: 2013-12-19
上傳用戶:fandeshun
資源簡介:用verilog編寫的USB下載線程序 實現USB協議和JTAG接口的數據轉換實現狀態機
上傳時間: 2013-12-12
上傳用戶:洛木卓
資源簡介:用verilog編寫的32位alu部件,用于cpu制作
上傳時間: 2013-11-30
上傳用戶:aappkkee
資源簡介:用verilog編寫的4位ALU,由算術運算模塊、邏輯運算模塊、選擇模塊組成
上傳時間: 2014-01-04
上傳用戶:Amygdala
資源簡介:這是一個用verilog編寫的一個交通燈控制程序
上傳時間: 2016-06-11
上傳用戶:onewq
資源簡介:adc verilog 用verilog編寫的sigma-delta adc例子 應用在計量類adc產品
上傳時間: 2016-08-16
上傳用戶:nanfeicui
資源簡介:一個用verilog編寫的數字時鐘,最后在8段數碼管上顯示出來,對于初學verilog的有一定的幫助,是一個工程文件
上傳時間: 2013-12-01
上傳用戶:363186
資源簡介:用verilog編寫的USB下載線程序 實現USB協議和JTAG接口的數據轉換實現狀態機。
上傳時間: 2013-12-25
上傳用戶:chenbhdt
資源簡介:用verilog編寫的SPI程序,SPI芯片是AT45DB041B.文件內包含程序仿真時的截圖.包括read和wirte.
上傳時間: 2014-01-09
上傳用戶:dragonhaixm
資源簡介:用verilog編寫的fir濾波器程序!
上傳時間: 2016-11-26
上傳用戶:D&L37
資源簡介:用verilog編寫的bch譯碼器,包括測試文件,隨機加載了比特流,進行了測試。
上傳時間: 2013-12-15
上傳用戶:mpquest
資源簡介:一個用verilog編寫的總線仲裁程序。多個設備共享總線,不同設備的優先級是變化的,保證每個設備都有公平的使用總線的機會。
上傳時間: 2014-11-21
上傳用戶:牛布牛
資源簡介:用verilog編寫的搶答器程序。由硬件思維編寫,由一個多路開關和一個觸發器構成,比起c,簡單并且穩定。
上傳時間: 2014-11-12
上傳用戶:frank1234
資源簡介:用verilog編寫的標準異步串行通行程序,供大家參考!
上傳時間: 2013-12-09
上傳用戶:498732662
資源簡介:用verilog編寫的高速8路并行dds模塊,用于與高速da(1ghz或以上)接口產生任意頻率正弦波,模塊已經經過工程驗證,用于產品中。
上傳時間: 2014-01-04
上傳用戶:ruan2570406
資源簡介:用verilog編寫的搶答器,當主持人宣布“開始比賽”,系統初始化,選手進入“搶答狀態”。當某一選手首先按下搶答開關時,相應的指示燈亮,此時搶答器不再接受其他輸入信號。電路具有累計分控制(分別用4個4位選手的積分——十六進制數),由主持人控制“加...
上傳時間: 2014-01-16
上傳用戶:佳期如夢
資源簡介:用verilog編寫的數字電子鐘,用數碼管進行顯示時間
上傳時間: 2014-09-03
上傳用戶:Miyuki
資源簡介:用verilog編寫的1024點的fft快速傅立葉變換
上傳時間: 2017-06-16
上傳用戶:weiwolkt
資源簡介:用verilog編寫的一個簡單的產生偽隨機序列的代碼(m序列),比較實用。
上傳時間: 2017-06-27
上傳用戶:dave520l