相 關(guān) 資 源

• 疊代結(jié)構(gòu)的cordic的verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：疊代結(jié)構(gòu)的cordic的verilog代碼

  標(biāo)簽： verilog cordic 代碼

  上傳時(shí)間： 2013-12-28

  上傳用戶：wweqas

• USBRTL電路的VHDL和verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：USBRTL電路的VHDL和verilog代碼

  標(biāo)簽： verilog USBRTL VHDL 電路

  上傳時(shí)間： 2013-12-22

  上傳用戶：cc1015285075

• 16位加法器的流水線計(jì)算,verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：16位加法器的流水線計(jì)算,verilog代碼，用于FPGA平臺(tái)。

  標(biāo)簽： verilog 加法器 代碼 流水線

  上傳時(shí)間： 2013-12-18

  上傳用戶：維子哥哥

• 王金明老師講述的100個(gè)verilog代碼示例免費(fèi)下載

  資源簡(jiǎn)介：王金明老師講述的100個(gè)verilog代碼示例，并附帶有相關(guān)說(shuō)明，verilog初學(xué)者很好的入門資料！

  標(biāo)簽： verilog 100 代碼

  上傳時(shí)間： 2013-12-06

  上傳用戶：來(lái)茴

• 以太網(wǎng)的vhdl和verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：以太網(wǎng)的vhdl和verilog代碼，供大家學(xué)習(xí)

  標(biāo)簽： verilog vhdl 以太網(wǎng) 代碼

  上傳時(shí)間： 2013-12-17

  上傳用戶：qunquan

• 《無(wú)線通信FPGA設(shè)計(jì)》書里的matlab和verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：《無(wú)線通信FPGA設(shè)計(jì)》書里的matlab和verilog代碼

  標(biāo)簽： verilog matlab FPGA 無(wú)線通信

  上傳時(shí)間： 2013-12-10

  上傳用戶：luopoguixiong

• 自己設(shè)計(jì)的串口verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：自己設(shè)計(jì)的串口verilog代碼，已在fpga上跑過(guò)，問(wèn)題無(wú)誤。

  標(biāo)簽： verilog 串口 代碼

  上傳時(shí)間： 2014-01-10

  上傳用戶：skfreeman

• 基于FPGA的SDRAM控制器verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的SDRAM控制器verilog代碼，開發(fā)環(huán)境為Quartus6.1，控制SDRAM實(shí)現(xiàn)對(duì)同一片地址先寫后讀。

  標(biāo)簽： verilog SDRAM FPGA 控制器

  上傳時(shí)間： 2013-12-20

  上傳用戶：xieguodong1234

• 自己寫的cordic 的 64位計(jì)算反正切的程序免費(fèi)下載

  資源簡(jiǎn)介：自己寫的cordic 的 64位計(jì)算反正切的程序，

  標(biāo)簽： cordic 計(jì)算 反正切 程序

  上傳時(shí)間： 2017-05-13

  上傳用戶：tb_6877751

• 代碼是計(jì)算方法課程實(shí)驗(yàn)里很有用的雅可比疊代法程序免費(fèi)下載

  資源簡(jiǎn)介：代碼是計(jì)算方法課程實(shí)驗(yàn)里很有用的雅可比疊代法程序

  標(biāo)簽： 代碼 計(jì)算方法 實(shí)驗(yàn) 程序

  上傳時(shí)間： 2015-03-23

  上傳用戶：上善若水

• 初學(xué)cpu結(jié)構(gòu)的很好的verilog代碼的示例免費(fèi)下載

  資源簡(jiǎn)介：初學(xué)cpu結(jié)構(gòu)的很好的verilog代碼的示例，適合初學(xué)者

  標(biāo)簽： verilog cpu 代碼

  上傳時(shí)間： 2015-09-04

  上傳用戶：ma1301115706

• 用cordic算法實(shí)現(xiàn)超越函數(shù),sin,cos用此方法也可以實(shí)現(xiàn)其他的sinhx,coshx,ex.代碼用verilog編寫免費(fèi)下載

  資源簡(jiǎn)介：用cordic算法實(shí)現(xiàn)超越函數(shù),sin,cos用此方法也可以實(shí)現(xiàn)其他的sinhx,coshx,ex.代碼用verilog編寫

  標(biāo)簽： verilog cordic coshx sinhx

  上傳時(shí)間： 2016-07-13

  上傳用戶：15071087253

• 改進(jìn)的cordic算法的迭代cos結(jié)構(gòu)免費(fèi)下載

  資源簡(jiǎn)介：改進(jìn)的cordic算法的迭代cos結(jié)構(gòu)，適用于altera。

  標(biāo)簽： cordic cos 算法 迭代

  上傳時(shí)間： 2017-02-01

  上傳用戶：asdfasdfd

• arm7內(nèi)核的verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：arm7內(nèi)核的verilog代碼，可以綜合，雖有幾條指令沒(méi)有實(shí)現(xiàn)，但已實(shí)現(xiàn)的功能對(duì)理解arm體系結(jié)構(gòu)已足夠

  標(biāo)簽： verilog arm7 內(nèi)核 代碼

  上傳時(shí)間： 2016-10-13

  上傳用戶：zhangyi99104144

• 基于Xilinx FPGA的DDRSDRAM的verilog控制代碼免費(fèi)下載

  資源簡(jiǎn)介：基于Xilinx FPGA的DDRSDRAM的verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對(duì)DDRSDRAM的簡(jiǎn)單控制（對(duì)一系列地址的寫入和讀取）。

  標(biāo)簽： DDRSDRAM verilog Xilinx FPGA

  上傳時(shí)間： 2013-08-07

  上傳用戶：ainimao

• FPGA開發(fā)板上寫的verilog代碼 功能是從電腦端發(fā)送一個(gè)字節(jié)免費(fèi)下載

  資源簡(jiǎn)介：FPGA開發(fā)板上寫的verilog代碼：\r\n功能是從電腦端發(fā)送一個(gè)字節(jié)，然后把它接收回來(lái)。\r\n

  標(biāo)簽： verilog FPGA 開發(fā)板 代碼

  上傳時(shí)間： 2013-08-15

  上傳用戶：copu

• pc104接口的verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：pc104接口的verilog代碼，僅供參考

  標(biāo)簽： verilog 104 pc 接口

  上傳時(shí)間： 2013-09-03

  上傳用戶：chukeey

• FIFO的verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：FIFO的verilog代碼

  標(biāo)簽： verilog FIFO 代碼

  上傳時(shí)間： 2013-11-22

  上傳用戶：不懂夜的黑

• FIFO的verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：FIFO的verilog代碼

  標(biāo)簽： verilog FIFO 代碼

  上傳時(shí)間： 2013-12-22

  上傳用戶：ccxzzhm

• 51的verilog代碼！適用于Xilinx的FPGA免費(fèi)下載

  資源簡(jiǎn)介：51的verilog代碼！適用于Xilinx的FPGA

  標(biāo)簽： verilog Xilinx FPGA 代碼

  上傳時(shí)間： 2015-02-04

  上傳用戶：lijianyu172

• 這是計(jì)算方法中的一個(gè)用牛頓疊代法求解的算法免費(fèi)下載

  資源簡(jiǎn)介：這是計(jì)算方法中的一個(gè)用牛頓疊代法求解的算法

  標(biāo)簽： 計(jì)算方法 牛頓 算法

  上傳時(shí)間： 2015-02-28

  上傳用戶：lepoke

• 塊交織的verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：塊交織的verilog代碼

  標(biāo)簽： verilog 代碼

  上傳時(shí)間： 2014-01-10

  上傳用戶：AbuGe

• 成型濾波器的verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：成型濾波器的verilog代碼

  標(biāo)簽： verilog 濾波器 代碼

  上傳時(shí)間： 2015-03-02

  上傳用戶：lhc9102

• 數(shù)據(jù)結(jié)構(gòu)中常用的Gauss-Seidel 迭代算法免費(fèi)下載

  資源簡(jiǎn)介：數(shù)據(jù)結(jié)構(gòu)中常用的Gauss-Seidel 迭代算法

  標(biāo)簽： Gauss-Seidel 數(shù)據(jù)結(jié)構(gòu) 迭代 算法

  上傳時(shí)間： 2015-03-11

  上傳用戶：gengxiaochao

• 用verilog寫的cordic算法實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：用verilog寫的cordic算法實(shí)現(xiàn)，很適合做超越函數(shù)的運(yùn)算。通常用于實(shí)現(xiàn)正弦乘法，或者坐標(biāo)變換。

  標(biāo)簽： verilog cordic 算法

  上傳時(shí)間： 2014-11-03

  上傳用戶：it男一枚

• 將verilog代碼轉(zhuǎn)換成C++代碼的軟件免費(fèi)下載

  資源簡(jiǎn)介：將verilog代碼轉(zhuǎn)換成C++代碼的軟件，C源代碼。

  標(biāo)簽： verilog 代碼 轉(zhuǎn)換成 軟件

  上傳時(shí)間： 2013-12-22

  上傳用戶：cuibaigao

• USB主機(jī)和設(shè)備的verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：USB主機(jī)和設(shè)備的verilog代碼，實(shí)現(xiàn)了USB1.1協(xié)議規(guī)范的要求

  標(biāo)簽： verilog USB 主機(jī) 設(shè)備

  上傳時(shí)間： 2015-04-09

  上傳用戶：標(biāo)點(diǎn)符號(hào)

• OWEN和HINTON編制的二維結(jié)構(gòu)非線性有限員原代碼免費(fèi)下載

  資源簡(jiǎn)介：OWEN和HINTON編制的二維結(jié)構(gòu)非線性有限員原代碼，這兩個(gè)人可是英國(guó)斯往西大學(xué)的大牛，程序非常具有參考價(jià)值，希望搞非線性有限員飛吸的同學(xué)即使下載，肯定很有幫助的了

  標(biāo)簽： HINTON OWEN 編制 二維

  上傳時(shí)間： 2014-01-08

  上傳用戶：ukuk

• 一個(gè)最短路徑的很好程序。里面用了三種經(jīng)典的算法。程序代碼結(jié)構(gòu)非常好。界面也很漂亮。是學(xué)習(xí)vc編程的很好例子免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)最短路徑的很好程序。里面用了三種經(jīng)典的算法。程序代碼結(jié)構(gòu)非常好。界面也很漂亮。是學(xué)習(xí)vc編程的很好例子

  標(biāo)簽： 程序 最短路徑 代碼 算法

  上傳時(shí)間： 2015-04-25

  上傳用戶：cuibaigao

• 介紹Java數(shù)據(jù)結(jié)構(gòu)和算法的書籍,帶有超星閱覽器,里面詳細(xì)介紹了java的的結(jié)構(gòu)和算法并帶有沒(méi)種算法的原代碼.免費(fèi)下載

  資源簡(jiǎn)介：介紹Java數(shù)據(jù)結(jié)構(gòu)和算法的書籍,帶有超星閱覽器,里面詳細(xì)介紹了java的的結(jié)構(gòu)和算法并帶有沒(méi)種算法的原代碼.

  標(biāo)簽： Java java 算法 數(shù)據(jù)結(jié)構(gòu)

  上傳時(shí)間： 2015-05-02

  上傳用戶：咔樂(lè)塢