CPLD_EPM7064程序,運(yùn)用計(jì)數(shù)器實(shí)現(xiàn)的分頻程序,VHDL
資源簡(jiǎn)介：CPLD_EPM7064程序,運(yùn)用計(jì)數(shù)器實(shí)現(xiàn)的分頻程序,VHDL
上傳時(shí)間： 2014-01-07
上傳用戶：zhangjinzj
資源簡(jiǎn)介：此程序是用硬件描述語(yǔ)言VHDL編寫(xiě)的分頻程序，實(shí)現(xiàn)了不同的頻率輸入。
上傳時(shí)間： 2016-11-15
上傳用戶：talenthn
資源簡(jiǎn)介：這是一個(gè)用VHDL語(yǔ)言寫(xiě)的分頻程序,可用得著
上傳時(shí)間： 2015-12-16
上傳用戶：jiahao131
資源簡(jiǎn)介：用VHDL實(shí)現(xiàn)的分頻器，可產(chǎn)生任意對(duì)主時(shí)鐘的分頻，從而是實(shí)現(xiàn)不同頻率pwm的控制
上傳時(shí)間： 2016-06-01
上傳用戶：6546544
資源簡(jiǎn)介：verilog寫(xiě)的分頻程序,可以對(duì)輸入的頻率分頻
上傳時(shí)間： 2016-11-01
上傳用戶：wfeel
資源簡(jiǎn)介：這是我在ISP編程實(shí)驗(yàn)中獨(dú)立編寫(xiě)的一個(gè)采用行為描述方式實(shí)現(xiàn)的分頻器，通過(guò)兩個(gè)并行進(jìn)程對(duì)輸入信號(hào)CLK進(jìn)行8分頻，占空比為1:7
上傳時(shí)間： 2017-01-19
上傳用戶：xiaohuanhuan
資源簡(jiǎn)介：verilog語(yǔ)言 實(shí)現(xiàn)5分頻程序
上傳時(shí)間： 2013-12-24
上傳用戶：851197153
資源簡(jiǎn)介：本程序?yàn)閰R編語(yǔ)言實(shí)現(xiàn)的字符圖形程序。1)制作一個(gè)圖形元素表，表中將所需的各種字符圖形編上號(hào)碼，并用存儲(chǔ)器映射法將其顯示在屏幕的左上部分； 2)將光標(biāo)定位在屏幕的右半部分畫(huà)圖區(qū)，上、下、左、右光標(biāo)控制鍵控制光標(biāo)在四個(gè)方向的移動(dòng)，不顯示其軌跡，同時(shí)...
上傳時(shí)間： 2013-12-19
上傳用戶：kristycreasy
資源簡(jiǎn)介：此程序?qū)崿F(xiàn)的是任意進(jìn)制的分頻 進(jìn)制的輸入是任意選擇的
上傳時(shí)間： 2017-01-25
上傳用戶：稀世之寶039
資源簡(jiǎn)介：該程序是用VHDL語(yǔ)言實(shí)現(xiàn)的時(shí)鐘分頻程序，可以把高頻時(shí)鐘信號(hào)分成低頻時(shí)鐘信號(hào)，便于實(shí)際應(yīng)用。
上傳時(shí)間： 2017-08-19
上傳用戶：wcl168881111111
資源簡(jiǎn)介：有實(shí)驗(yàn)結(jié)果,用MOSIN6編寫(xiě)的,是Verilog HDL語(yǔ)言實(shí)現(xiàn)的. 練習(xí)三 利用條件語(yǔ)句實(shí)現(xiàn)計(jì)數(shù)分頻時(shí)序電路 實(shí)驗(yàn)?zāi)康模? 1. 掌握條件語(yǔ)句在簡(jiǎn)單時(shí)序模塊設(shè)計(jì)中的使用； 2. 學(xué)習(xí)在Verilog模塊中應(yīng)用計(jì)數(shù)器； 3. 學(xué)習(xí)測(cè)試模塊的編寫(xiě)、綜合和不同層次的仿真。 練習(xí)四 ...
上傳時(shí)間： 2016-11-19
上傳用戶：mhp0114
資源簡(jiǎn)介：工程中使用的一段資源管理VHDL程序,有簡(jiǎn)單的分頻代碼等，希望能給你幫助
上傳時(shí)間： 2013-08-10
上傳用戶：sxdtlqqjl
資源簡(jiǎn)介：一個(gè)好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對(duì)任意整數(shù)的分頻電路設(shè)計(jì)
上傳時(shí)間： 2013-09-01
上傳用戶：909000580
資源簡(jiǎn)介：利用Verilog_HDL實(shí)現(xiàn)基于FPGA的分頻方法
上傳時(shí)間： 2013-10-18
上傳用戶：feitian920
資源簡(jiǎn)介：利用Verilog_HDL實(shí)現(xiàn)基于FPGA的分頻方法
上傳時(shí)間： 2013-11-20
上傳用戶：atdawn
資源簡(jiǎn)介：關(guān)于信道估計(jì)的程序,用MATLAB實(shí)現(xiàn),包括導(dǎo)頻的插入提取,FFT/IFFT ,循環(huán)前綴的加入提取
上傳時(shí)間： 2015-06-11
上傳用戶：nanxia
資源簡(jiǎn)介：用verilog寫(xiě)的cpld的各種分頻程序，希望大家指正，謝謝！
上傳時(shí)間： 2015-06-23
上傳用戶：nanxia
資源簡(jiǎn)介：該程序用VHDL硬件描述語(yǔ)言編寫(xiě)而成,已調(diào)試通過(guò),程序運(yùn)行后可實(shí)現(xiàn)三分頻,這樣就用軟件設(shè)計(jì)代替了硬件設(shè)計(jì),方便,穩(wěn)定,不需要硬件調(diào)試!
上傳時(shí)間： 2013-12-24
上傳用戶：huyiming139
資源簡(jiǎn)介：這是用KeilC實(shí)現(xiàn)的射頻接收程序,可以直接用在工程中.是實(shí)現(xiàn)射頻通訊的最快捷的方式.
上傳時(shí)間： 2013-12-24
上傳用戶：開(kāi)懷常笑
資源簡(jiǎn)介：一個(gè)好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對(duì)任意整數(shù)的分頻電路設(shè)計(jì)
上傳時(shí)間： 2013-12-24
上傳用戶：熊少鋒
資源簡(jiǎn)介：實(shí)現(xiàn)同一個(gè)時(shí)鐘輸入,可以實(shí)現(xiàn)多分頻,在一個(gè)時(shí)鐘的驅(qū)動(dòng)下
上傳時(shí)間： 2014-01-17
上傳用戶：evil
資源簡(jiǎn)介：基于51單片機(jī)實(shí)現(xiàn)的頻率計(jì)程序,通過(guò)51單片機(jī)的計(jì)數(shù)器來(lái)實(shí)現(xiàn)頻率測(cè)量
上傳時(shí)間： 2015-12-29
上傳用戶：gut1234567
資源簡(jiǎn)介：用VHDL寫(xiě)成的一個(gè)數(shù)控分頻程序.本例中把64HZ分成1HZ
上傳時(shí)間： 2014-01-24
上傳用戶：lifangyuan12
資源簡(jiǎn)介：射頻卡讀卡電路和程序,以及網(wǎng)絡(luò)芯片8019的電路和程序,功能是實(shí)現(xiàn)一個(gè)射頻卡讀卡,讀出數(shù)據(jù)傳輸?shù)缴衔粰C(jī).通過(guò)網(wǎng)絡(luò).
上傳時(shí)間： 2013-12-26
上傳用戶：wab1981
資源簡(jiǎn)介：根據(jù)上面思想寫(xiě)的三分頻程序,1/3和50％占空比的程序.
上傳時(shí)間： 2016-05-05
上傳用戶：tuilp1a
資源簡(jiǎn)介：好的分頻器設(shè)計(jì)程序，有三個(gè)，二分頻，八分頻隨便改，比較實(shí)用
上傳時(shí)間： 2016-07-15
上傳用戶：songyue1991
資源簡(jiǎn)介：MB1504鎖相環(huán)芯片的51單片機(jī)驅(qū)動(dòng)程序,可以根據(jù)需要修改合適的分頻值來(lái)完成頻率合成配置.
上傳時(shí)間： 2013-12-14
上傳用戶：skfreeman
資源簡(jiǎn)介：一個(gè)實(shí)現(xiàn)整數(shù)分頻的VHDL代碼，只要把n設(shè)置成你所需要的分頻的數(shù)值就行
上傳時(shí)間： 2016-11-23
上傳用戶：鳳臨西北
資源簡(jiǎn)介：pll 的64倍頻 鎖相環(huán)技術(shù)用 實(shí)現(xiàn)倍頻 從而達(dá)到對(duì)頻率的分頻
上傳時(shí)間： 2017-01-03
上傳用戶：yd19890720
資源簡(jiǎn)介：基于FPGA的分頻器,可以根據(jù)更改參數(shù),實(shí)現(xiàn)不同倍數(shù)的分頻.
上傳時(shí)間： 2014-11-18
上傳用戶：songnanhua
