SDI接口的源程序,包括擾碼編碼,并串轉(zhuǎn)換,用VHDL硬件描述語(yǔ)言編寫(xiě)
資源簡(jiǎn)介：SDI接口的源程序,包括擾碼編碼,并串轉(zhuǎn)換,用VHDL硬件描述語(yǔ)言編寫(xiě)
上傳時(shí)間： 2014-08-24
上傳用戶(hù)：gtzj
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言編寫(xiě)的FIR數(shù)字濾波器
上傳時(shí)間： 2014-01-22
上傳用戶(hù)：cuibaigao
資源簡(jiǎn)介：此程序是用VHDL硬件描述語(yǔ)言編寫(xiě)的,實(shí)現(xiàn)四位全加器的功能
上傳時(shí)間： 2017-01-07
上傳用戶(hù)：天誠(chéng)24
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言開(kāi)發(fā)的miniUART接口IP Core,用戶(hù)可以將其嵌入到自己的FPGA模塊中。
上傳時(shí)間： 2015-07-22
上傳用戶(hù)：稀世之寶039
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的對(duì)FPGA（Cyclone II）的配置的VHDL源代碼。
上傳時(shí)間： 2015-04-02
上傳用戶(hù)：nanxia
資源簡(jiǎn)介：用verilog硬件描述語(yǔ)言編寫(xiě)的16位數(shù)模轉(zhuǎn)換器的源代碼，可以綜合
上傳時(shí)間： 2015-09-22
上傳用戶(hù)：JasonC
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的良好運(yùn)行的三分頻電路
上傳時(shí)間： 2014-06-29
上傳用戶(hù)：龍飛艇
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言完成秒表的設(shè)計(jì)，分6個(gè)模塊
上傳時(shí)間： 2016-08-24
上傳用戶(hù)：大三三
資源簡(jiǎn)介：8031仿真程序 用VHDL硬件描述語(yǔ)言寫(xiě)的
上傳時(shí)間： 2017-03-30
上傳用戶(hù)：aa54
資源簡(jiǎn)介：一個(gè)用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的一個(gè)比較簡(jiǎn)單的除法器
上傳時(shí)間： 2017-06-12
上傳用戶(hù)：waitingfy
資源簡(jiǎn)介：這是一個(gè)用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的乘法器而不是多路選擇器
上傳時(shí)間： 2013-12-31
上傳用戶(hù)：songyue1991
資源簡(jiǎn)介：這是分別用VHDL和verilog語(yǔ)言編寫(xiě)的源程序，里邊還附上了生成的電路器件圖。
上傳時(shí)間： 2014-01-23
上傳用戶(hù)：123456wh
資源簡(jiǎn)介：:傳統(tǒng)的交通燈控制器多數(shù)由單片機(jī)或PLC來(lái)實(shí)現(xiàn),文中介紹了基于VHDL硬件描述語(yǔ)言進(jìn)行交通燈控制 器設(shè)計(jì)的一般思路和方法。選擇XIL INX公司低功耗、低成本、高性能的FPGA芯片,采用ISE5. X和MODELSIM SE 6. 0開(kāi)發(fā)工具進(jìn)行了程序的編譯和功能仿真。最后給出了交...
上傳時(shí)間： 2013-12-20
上傳用戶(hù)：wang0123456789
資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時(shí)間： 2013-08-06
上傳用戶(hù)：taozhihua1314
資源簡(jiǎn)介：學(xué)習(xí)VHDL硬件描述語(yǔ)言的一些例子的原代碼，比較全面，相信對(duì)初學(xué)者很有幫助
上傳時(shí)間： 2013-08-23
上傳用戶(hù)：四只眼
資源簡(jiǎn)介：這是一個(gè)I2C串行數(shù)據(jù)通信協(xié)議以VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的IP核，可直接編譯運(yùn)行
上傳時(shí)間： 2015-04-27
上傳用戶(hù)：chenbhdt
資源簡(jiǎn)介：8051單片機(jī)是一種應(yīng)用最廣泛的單片機(jī).它的內(nèi)核設(shè)計(jì)非常精簡(jiǎn),這是用Verilog硬件描述語(yǔ)言寫(xiě)的8051單片機(jī)內(nèi)核
上傳時(shí)間： 2014-01-25
上傳用戶(hù)：wangzhen1990
資源簡(jiǎn)介：《VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)》修訂版 電子工程師的必備知識(shí)
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：Zxcvbnm
資源簡(jiǎn)介：介紹VHDL硬件描述語(yǔ)言的特點(diǎn)及設(shè)計(jì)思想，運(yùn)用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)計(jì)算機(jī)原理實(shí)驗(yàn)中RAM存儲(chǔ)器的設(shè)計(jì)方法，重點(diǎn)描述了對(duì)傳統(tǒng)計(jì)算機(jī)組成原理實(shí)驗(yàn)中移植到基于CPLD平臺(tái)的思想
上傳時(shí)間： 2015-08-21
上傳用戶(hù)：lvzhr
資源簡(jiǎn)介：一本很好的關(guān)于VHDL硬件描述語(yǔ)言方面的書(shū)籍，個(gè)人覺(jué)得寫(xiě)得還不錯(cuò)。
上傳時(shí)間： 2015-12-04
上傳用戶(hù)：asasasas
資源簡(jiǎn)介：VHDL硬件描述語(yǔ)言的一系列例子，從基本的到復(fù)雜的都有。
上傳時(shí)間： 2016-01-13
上傳用戶(hù)：咔樂(lè)塢
資源簡(jiǎn)介：我剛完成的基于Quartus Two 開(kāi)發(fā)環(huán)境全部用Verilog硬件描述語(yǔ)言編譯無(wú)誤的MSK調(diào)制解調(diào)器
上傳時(shí)間： 2016-04-14
上傳用戶(hù)：CHINA526
資源簡(jiǎn)介：利用verilog硬件描述語(yǔ)言編寫(xiě)的8為并行輸入的常crc校驗(yàn)?zāi)K。hdlc子模塊
上傳時(shí)間： 2016-05-10
上傳用戶(hù)：xuanchangri
資源簡(jiǎn)介：學(xué)習(xí)VHDL硬件描述語(yǔ)言的一些例子的原代碼，比較全面，相信對(duì)初學(xué)者很有幫助
上傳時(shí)間： 2016-05-16
上傳用戶(hù)：lunshaomo
資源簡(jiǎn)介：本程序?qū)崿F(xiàn)了一個(gè)十字路口的交通燈信號(hào)系統(tǒng)。在設(shè)計(jì)過(guò)程中借助硬件描述語(yǔ)言verilog hdl的強(qiáng)大行為級(jí)描述能力直接進(jìn)行系統(tǒng)級(jí)描述。
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：894898248
資源簡(jiǎn)介：使用VHDL硬件描述語(yǔ)言邊寫(xiě)的奇偶校驗(yàn)程序和3-8譯碼電路程序
上傳時(shí)間： 2016-06-26
上傳用戶(hù)：xfbs821
資源簡(jiǎn)介：一個(gè)用硬件描述語(yǔ)言編寫(xiě)的硬盤(pán)控制器的源代碼程序
上傳時(shí)間： 2016-07-24
上傳用戶(hù)：zuozuo1215
資源簡(jiǎn)介：一個(gè)用硬件描述語(yǔ)言編寫(xiě)的正弦波發(fā)生器的源代碼程序
上傳時(shí)間： 2014-01-15
上傳用戶(hù)：fnhhs
資源簡(jiǎn)介：一個(gè)用硬件描述語(yǔ)言編寫(xiě)CAN總線控制器的IP，可以用在NIOS II上。
上傳時(shí)間： 2013-12-20
上傳用戶(hù)：dsgkjgkjg
資源簡(jiǎn)介：VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì),學(xué)習(xí)VHDL的好資料
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：kiklkook
