我EDA課程設計做的用VHDL 寫的智能電子密碼鎖,在試驗箱上實驗的,4位并行密碼,有報警功能與自鎖功能。花了我1個星期的時間,希望對你有幫助。有什么問題可以來EMAIL問我哦。
資源簡介:我EDA課程設計做的用VHDL 寫的智能電子密碼鎖,在試驗箱上實驗的,4位并行密碼,有報警功能與自鎖功能。花了我1個星期的時間,希望對你有幫助。有什么問題可以來EMAIL問我哦。
上傳時間: 2014-01-03
上傳用戶:123啊
資源簡介:一個簡單的用VHDL寫的計秒功能的小程序.
上傳時間: 2014-01-24
上傳用戶:lmeeworm
資源簡介:這是一個最最常用的用VHDL寫的狀態(tài)機,幾乎哪兒都用得到
上傳時間: 2017-04-19
上傳用戶:evil
資源簡介:TI公司的TLC5510的用VHDL寫的控制器及其仿真
上傳時間: 2013-12-16
上傳用戶:zxc23456789
資源簡介:我暑假課程設計做的題目,電子頻率計的設計 包括源碼和電路圖 還有實物照片
上傳時間: 2015-09-18
上傳用戶:songrui
資源簡介:以上是我自己在平時做實驗時自己寫的一些代碼關于用到設計模式里的觀察,修飾,工廠模式的應用,希望對大家參考下
上傳時間: 2016-02-08
上傳用戶:sz_hjbf
資源簡介:這個是我數(shù)字信號處理這門課的課程設計,文件包括用matlab編寫的代碼和設計報告.這個設計包括卷積演示程序、采樣定理演示程序、模擬濾波器設計演示程序、設計切比雪夫I型低通濾波器、切比雪夫I型低通濾波器、雙線性變換法設計巴特沃斯低通數(shù)字濾波器、用凱塞窗...
上傳時間: 2014-01-18
上傳用戶:cccole0605
資源簡介:這個是我數(shù)字信號處理這門課的課程設計,文件包括用matlab編寫的代碼和設計報告.這個設計包括卷積演示程序、采樣定理演示程序
上傳時間: 2013-12-23
上傳用戶:標點符號
資源簡介:這個是我數(shù)字信號處理這門課的課程設計,文件包括用matlab編寫的代碼和設計報告.這個設計包括卷積演示程序、采樣定理演示程序
上傳時間: 2016-08-01
上傳用戶:lo25643
資源簡介:這個是我數(shù)字信號處理這門課的課程設計,文件包括用matlab編寫的代碼和設計報告.這個設計包括卷積演示程序、采樣定理演示程序
上傳時間: 2016-08-01
上傳用戶:Miyuki
資源簡介:這個是我數(shù)字信號處理這門課的課程設計,文件包括用matlab編寫的代碼和設計報告.這個設計包括卷積演示程序、采樣定理演示程序
上傳時間: 2013-12-23
上傳用戶:watch100
資源簡介:這個是我數(shù)字信號處理這門課的課程設計,文件包括用matlab編寫的代碼和設計報告.這個設計包括卷積演示程序、采樣定理演示程序
上傳時間: 2014-11-27
上傳用戶:2467478207
資源簡介:這是個用VHDL寫的測頻源程序,最大可測10M,你可以任意修改,但請你更新后發(fā)一份給我
上傳時間: 2015-11-20
上傳用戶:liglechongchong
資源簡介:是用VHDL寫的一個常用的ALARM BUFFER,相信對電子設計的朋友有所幫助~
上傳時間: 2014-01-13
上傳用戶:yiwen213
資源簡介:一個用VHDL寫的8051的內(nèi)核,希望對學習IC設計的同仁有所幫助.
上傳時間: 2013-12-13
上傳用戶:腳趾頭
資源簡介:我用VHDL寫的正弦,用FPGA內(nèi)部ROM,有仿真testbench,在quartus里可以運行。在板子里已經(jīng)驗證
上傳時間: 2016-10-12
上傳用戶:牛津鞋
資源簡介:很詳細用VHDL寫的自動售貨機程序有詳細的說明和設計要求實現(xiàn)功能
上傳時間: 2013-12-20
上傳用戶:cuiyashuo
資源簡介:較完善銀行儲蓄系統(tǒng) 我們課程設計制作的 用VB寫的
上傳時間: 2014-01-19
上傳用戶:libinxny
資源簡介:自己用VHDL寫的并行乘法累加和元算,很好用,我在開發(fā)中經(jīng)常直接調(diào)用
上傳時間: 2013-12-23
上傳用戶:rishian
資源簡介:自己用VHDL寫的鍵盤程序,設計了防抖動環(huán)節(jié)
上傳時間: 2013-12-28
上傳用戶:mhp0114
資源簡介:用fpga實現(xiàn)dsp 的fft算法 其中有幾個文檔文件和用VHDL寫的1024點的fft代碼
上傳時間: 2013-08-22
上傳用戶:ukuk
資源簡介:用VHDL寫的
上傳時間: 2014-01-17
上傳用戶:xymbian
資源簡介:用VHDL寫的數(shù)字鎖相環(huán)程序 pll.vhd為源文件 pllTB.vhd為testbench
上傳時間: 2014-01-20
上傳用戶:zwei41
資源簡介:數(shù)字均衡器是通訊信道抗碼間干擾的重要環(huán)節(jié),這是一個用VHDL寫的代碼以及用SYNPLIFY8.0綜合的RTL電路圖 它包含三個模塊FILTER,ERR_DECISION,ADJUST 希望對大家有用.
上傳時間: 2015-06-09
上傳用戶:cazjing
資源簡介:自己在ISE下用VHDL寫的UART,簡單,易懂
上傳時間: 2015-06-10
上傳用戶:jackgao
資源簡介:用VHDL寫的計算器,實現(xiàn)加減功能以及VGA顯示功能,適合VHDL初學者使用。
上傳時間: 2015-06-24
上傳用戶:bakdesec
資源簡介:一個用VHDL寫的8051的內(nèi)核,很方便集成到FPGA里.
上傳時間: 2015-07-01
上傳用戶:waitingfy
資源簡介:該專殺工具是我中了logo_1病毒后用java寫的殺毒軟件
上傳時間: 2015-07-20
上傳用戶:hphh
資源簡介:Java課程設計 介紹及代碼。寫的比較詳細,是個入門級別的好東西!
上傳時間: 2015-10-30
上傳用戶:kbnswdifs
資源簡介:用VHDL寫的運動計時表程序,用Modelsim仿真已經(jīng)通過,帖出來與大家分享。
上傳時間: 2014-01-25
上傳用戶:banyou