相 關(guān) 資 源

• altera i2c slave ip核verilog 編寫免費(fèi)下載

  資源簡(jiǎn)介：altera i2c slave ip核verilog 編寫

  標(biāo)簽： verilog altera slave i2c

  上傳時(shí)間： 2013-12-09

  上傳用戶：nanxia

• 詳細(xì)描述了i2c的技術(shù)規(guī)范 版本號(hào)為2.1 是采用VHDL編寫i2c的IP核的一本不錯(cuò)的參考資料免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)描述了i2c的技術(shù)規(guī)范 版本號(hào)為2.1 是采用VHDL編寫i2c的IP核的一本不錯(cuò)的參考資料

  標(biāo)簽： i2c VHDL 2.1 技術(shù)規(guī)范

  上傳時(shí)間： 2014-01-17

  上傳用戶：asdfasdfd

• altera的FFT IP核的用戶手冊(cè)免費(fèi)下載

  資源簡(jiǎn)介：altera的FFT IP核的用戶手冊(cè)，介紹了如何使用altera IP核生成FFT核，如何設(shè)置參數(shù)并講述了如何仿真，適用于通信方面的FPGA設(shè)計(jì)工程師，學(xué)生

  標(biāo)簽： altera FFT IP核 用戶手冊(cè)

  上傳時(shí)間： 2013-04-24

  上傳用戶：wanqunsheng

• 以太網(wǎng)10/100M IP核verilog源碼免費(fèi)下載

  資源簡(jiǎn)介：以太網(wǎng)10/100M IP核verilog源碼，可綜合。

  標(biāo)簽： verilog 100 10 以太網(wǎng)

  上傳時(shí)間： 2015-04-16

  上傳用戶：zhyiroy

• altera 的uart ip核免費(fèi)下載

  資源簡(jiǎn)介：altera 的uart ip核，可直接調(diào)用 在quartus中把庫(kù)指向文件位置就可

  標(biāo)簽： altera uart

  上傳時(shí)間： 2013-12-28

  上傳用戶：leixinzhuo

• altera 的vga ip核免費(fèi)下載

  資源簡(jiǎn)介：altera 的vga ip核，可直接調(diào)用 在quartus中把庫(kù)指向文件位置就可

  標(biāo)簽： altera vga

  上傳時(shí)間： 2014-01-31

  上傳用戶：athjac

• 借助于altera公司的IP核免費(fèi)下載

  資源簡(jiǎn)介：借助于altera公司的IP核，在FPGA中使用dspbuilder實(shí)現(xiàn)32位低通FIR濾波器功能，

  標(biāo)簽： altera IP核

  上傳時(shí)間： 2017-02-12

  上傳用戶：xiaodu1124

• verilog 編寫的網(wǎng)卡DM9000A的IP核免費(fèi)下載

  資源簡(jiǎn)介：verilog 編寫的網(wǎng)卡DM9000A的IP核，altera公司寄的DE2系統(tǒng)中的源程序核

  標(biāo)簽： verilog 9000A 9000 DM

  上傳時(shí)間： 2016-09-17

  上傳用戶：AbuGe

• verilog 編寫的ISP1362的控制器IP核免費(fèi)下載

  資源簡(jiǎn)介：verilog 編寫的ISP1362的控制器IP核，altera公司DE2系統(tǒng)中的源程序

  標(biāo)簽： verilog 1362 ISP IP核

  上傳時(shí)間： 2016-09-17

  上傳用戶：稀世之寶039

• altera 的i2c ip核免費(fèi)下載

  資源簡(jiǎn)介：altera 的i2c ip核，可直接調(diào)用 在quartus中把庫(kù)指向文件位置就可

  標(biāo)簽： altera i2c

  上傳時(shí)間： 2014-01-18

  上傳用戶：FreeSky

• verilog 編寫的IP核免費(fèi)下載

  資源簡(jiǎn)介：verilog 編寫的IP核，512K的16位SRAM

  標(biāo)簽： verilog IP核 編寫

  上傳時(shí)間： 2016-09-17

  上傳用戶：lmeeworm

• 里面包含15個(gè)altera的IP核的源代碼,包括i2c免費(fèi)下載

  資源簡(jiǎn)介：里面包含15個(gè)altera的IP核的源代碼,包括i2c，UART，VGA_SYN

  標(biāo)簽： altera i2c IP核 源代碼

  上傳時(shí)間： 2013-12-24

  上傳用戶：569342831

• altera的ip核免費(fèi)下載

  資源簡(jiǎn)介：altera的ip核， 添加后，在quartusII中可以輕松實(shí)現(xiàn)對(duì)i2c的控制，是fpga開發(fā)人員的必備工具之一。

  標(biāo)簽： altera

  上傳時(shí)間： 2014-01-24

  上傳用戶：dbs012280

• verilog VERSION PIC16C57 是一個(gè)用于FPGA模擬PIC16C57的IP核免費(fèi)下載

  資源簡(jiǎn)介：verilog VERSION PIC16C57 是一個(gè)用于FPGA模擬PIC16C57的IP核，有幫助文件，介紹了如何測(cè)試使用這個(gè)IP核。用verilog語(yǔ)言編寫的。

  標(biāo)簽： PIC 16C C57 verilog

  上傳時(shí)間： 2014-01-16

  上傳用戶：franktu

• verilog 編寫的i2c協(xié)議程序免費(fèi)下載

  資源簡(jiǎn)介：verilog 編寫的i2c協(xié)議程序，用于cpld讀寫EEPROM

  標(biāo)簽： verilog i2c 編寫 協(xié)議

  上傳時(shí)間： 2013-08-31

  上傳用戶：csgcd001

• 如何仿真IP核(建立modelsim仿真庫(kù)完整解析)免費(fèi)下載

  資源簡(jiǎn)介：　　IP核生成文件：（Xilinx/altera 同） 　　IP核生成器生成 ip 后有兩個(gè)文件對(duì)我們比較有用，假設(shè)生成了一個(gè) asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_f...

  標(biāo)簽： modelsim 仿真 IP核 仿真庫(kù)

  上傳時(shí)間： 2013-10-20

  上傳用戶：lingfei

• 如何仿真IP核(建立modelsim仿真庫(kù)完整解析)免費(fèi)下載

  資源簡(jiǎn)介：　　IP核生成文件：（Xilinx/altera 同） 　　IP核生成器生成 ip 后有兩個(gè)文件對(duì)我們比較有用，假設(shè)生成了一個(gè) asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_f...

  標(biāo)簽： modelsim 仿真 IP核 仿真庫(kù)

  上傳時(shí)間： 2013-11-02

  上傳用戶：誰(shuí)偷了我的麥兜

• 這個(gè)是專門用在altera第二代PLD MAXII上的16位微處理器IP核免費(fèi)下載

  資源簡(jiǎn)介：這個(gè)是專門用在altera第二代PLD MAXII上的16位微處理器IP核，文檔齊全

  標(biāo)簽： altera MAXII PLD IP核

  上傳時(shí)間： 2015-03-20

  上傳用戶：ecooo

• altera的FPGA的IP核的源代碼,為使用altera的FPGA的相關(guān)設(shè)計(jì)提供參考.免費(fèi)下載

  資源簡(jiǎn)介：altera的FPGA的IP核的源代碼,為使用altera的FPGA的相關(guān)設(shè)計(jì)提供參考.

  標(biāo)簽： altera FPGA IP核 源代碼

  上傳時(shí)間： 2015-04-18

  上傳用戶：ruan2570406

• 這是一個(gè)i2c串行數(shù)據(jù)通信協(xié)議以VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的IP核免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)i2c串行數(shù)據(jù)通信協(xié)議以VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的IP核，可直接編譯運(yùn)行

  標(biāo)簽： VHDL i2c 串行數(shù)據(jù) IP核

  上傳時(shí)間： 2015-04-27

  上傳用戶：chenbhdt

• 完整的i2c slave model以及spec詳附在內(nèi),適合想利用verilog開發(fā)此類傳輸?shù)娜藚⒖济赓M(fèi)下載

  資源簡(jiǎn)介：完整的i2c slave model以及spec詳附在內(nèi),適合想利用verilog開發(fā)此類傳輸?shù)娜藚⒖?/p>

  標(biāo)簽： verilog slave model spec

  上傳時(shí)間： 2015-06-10

  上傳用戶：s363994250

• 本文件是altera公司fpga的ip核免費(fèi)下載

  資源簡(jiǎn)介：本文件是altera公司fpga的ip核，從國(guó)外網(wǎng)站下載的免費(fèi)源碼。

  標(biāo)簽： altera fpga

  上傳時(shí)間： 2015-06-20

  上傳用戶：qw12

• verilog HDL實(shí)現(xiàn)的i2c slave模擬免費(fèi)下載

  資源簡(jiǎn)介：verilog HDL實(shí)現(xiàn)的i2c slave模擬

  標(biāo)簽： verilog slave HDL i2c

  上傳時(shí)間： 2014-11-17

  上傳用戶：ztj182002

• 完整的用verilog語(yǔ)言開發(fā)的USB2.0 IP核源代碼免費(fèi)下載

  資源簡(jiǎn)介：完整的用verilog語(yǔ)言開發(fā)的USB2.0 IP核源代碼，包括文檔、仿真文件

  標(biāo)簽： verilog USB 2.0 IP核

  上傳時(shí)間： 2015-07-09

  上傳用戶：維子哥哥

• verilog 編寫的i2c協(xié)議程序免費(fèi)下載

  資源簡(jiǎn)介：verilog 編寫的i2c協(xié)議程序，用于cpld讀寫EEPROM

  標(biāo)簽： verilog i2c 編寫 協(xié)議

  上傳時(shí)間： 2015-08-08

  上傳用戶：Thuan

• 在quartusII下用verilog語(yǔ)言自己寫的IP核免費(fèi)下載

  資源簡(jiǎn)介：在quartusII下用verilog語(yǔ)言自己寫的IP核，對(duì)FPGA開發(fā)初學(xué)者有幫助的。

  標(biāo)簽： quartusII verilog IP核 語(yǔ)言

  上傳時(shí)間： 2014-01-02

  上傳用戶：qlpqlq

• 該程序是vhdl語(yǔ)言編寫的fft變換的ip核代碼免費(fèi)下載

  資源簡(jiǎn)介：該程序是vhdl語(yǔ)言編寫的fft變換的ip核代碼，程序中共包含了36個(gè).vhd文件

  標(biāo)簽： vhdl fft 程序 變換

  上傳時(shí)間： 2013-12-25

  上傳用戶：來(lái)茴

• VHDL語(yǔ)言編寫的fft變換的ip核代碼 對(duì)算法感興趣的可以免費(fèi)下載

  資源簡(jiǎn)介：VHDL語(yǔ)言編寫的fft變換的ip核代碼 對(duì)算法感興趣的可以

  標(biāo)簽： VHDL fft 語(yǔ)言 編寫

  上傳時(shí)間： 2015-11-22

  上傳用戶：ztj182002

• verilog編寫的一個(gè)簡(jiǎn)單的i2c控制器,言簡(jiǎn)意賅,完成對(duì)寄存器的配置.用戶可自行修改配置參數(shù).免費(fèi)下載

  資源簡(jiǎn)介：verilog編寫的一個(gè)簡(jiǎn)單的i2c控制器,言簡(jiǎn)意賅,完成對(duì)寄存器的配置.用戶可自行修改配置參數(shù).

  標(biāo)簽： verilog i2c 編寫 控制器

  上傳時(shí)間： 2013-12-14

  上傳用戶：xg262122

• altera的ip核免費(fèi)下載

  資源簡(jiǎn)介：altera的ip核，在sopcbuilder中添加后，在niosII IDE中可以用一條語(yǔ)句實(shí)現(xiàn)，音頻解碼的輸出。

  標(biāo)簽： altera

  上傳時(shí)間： 2015-12-06

  上傳用戶：zhangyigenius