Verilog 編寫的ISP1362的控制器IP核,altera公司DE2系統中的源程序
資源簡介:Actel最新公布的免費微控制器IP核-Core8051S,在CoreConsole環境使用,完全兼容A51指令,具備APB總線,可配置多種外設。
上傳時間: 2013-12-06
上傳用戶:wanqunsheng
資源簡介:Verilog 編寫的ISP1362的控制器IP核,altera公司DE2系統中的源程序
上傳時間: 2016-09-17
上傳用戶:稀世之寶039
資源簡介:介紹一款基于SOPC的TFT-LCD觸控屏控制器IP核的設計與實現。采用Verilog HDL作控制器的模塊設計,并用ModelSim仿真測試,驗證其正確性;利用嵌入式SOPC開發工具,在開發板上完成觸控屏顯示驅動及其控制模塊的系統設計,給出系統硬、軟件設計,實現TFT-LCD觸控...
上傳時間: 2013-12-24
上傳用戶:sdq_123
資源簡介:usb1.1的設備控制器IP核,是用Verilog硬件描述語言寫的
上傳時間: 2013-12-22
上傳用戶:cc1015285075
資源簡介:隨著計算機及其外圍設備的發展,傳統的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避,并逐漸成為計算機通信的瓶頸。在這種情況下,通用串行總線(Universal Serial Bus,USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活...
上傳時間: 2013-06-30
上傳用戶:nanfeicui
資源簡介:基于Verilog HDL 的一個CAN總線IP核。
上傳時間: 2013-12-08
上傳用戶:yy541071797
資源簡介:基于Avalon的SDRAM控制器IP核
上傳時間: 2013-11-25
上傳用戶:stella2015
資源簡介:基于FPGA的3D圖像處理器IP核的設計與實現
上傳時間: 2013-05-18
上傳用戶:1101055045
資源簡介:Verilog編寫基于fpga的鑒相器模塊
上傳時間: 2013-08-19
上傳用戶:18752787361
資源簡介:Verilog編寫基于fpga的DDS實現
上傳時間: 2013-08-19
上傳用戶:neu_liyan
資源簡介:Verilog編寫基于FPGA的示波器核心實現
上傳時間: 2013-08-19
上傳用戶:huql11633
資源簡介:這個是專門用在ALtera第二代PLD MAXII上的16位微處理器IP核,文檔齊全
上傳時間: 2015-03-20
上傳用戶:ecooo
資源簡介:LCD的通用驅動電路IP核設計.....
上傳時間: 2014-08-16
上傳用戶:whenfly
資源簡介:Verilog編寫基于fpga的DDS實現
上傳時間: 2013-12-20
上傳用戶:ruan2570406
資源簡介:Verilog編寫基于fpga的鑒相器模塊
上傳時間: 2016-08-09
上傳用戶:jackgao
資源簡介:Verilog編寫基于FPGA的示波器核心實現
上傳時間: 2014-01-26
上傳用戶:sqq
資源簡介:pic單片機的源代碼,基于此IP核可以自己修改單片機的外圍設備,并在此基礎上開發自己的單片機.
上傳時間: 2016-12-25
上傳用戶:netwolf
資源簡介:基于EDA技術的兼容MCS_51單片機IP核設計,供參考設計
上傳時間: 2014-12-04
上傳用戶:changeboy
資源簡介:該文檔為FPGA_ASIC-NiosSoC系統中的BCH編解碼IP核的設計講解文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………
上傳時間: 2022-03-12
上傳用戶:
資源簡介:Verilog編寫基于FPGA的DDS實現。適合感興趣的學習者學習,可以提高自己的能力,大家可以多交流哈
上傳時間: 2022-05-18
上傳用戶:zhaiyawei
資源簡介:can控制器IP核,Verilog語言描述實現。含測試例
上傳時間: 2013-12-26
上傳用戶:plsee
資源簡介:詳細描述了,由DSP5402控制的ISP1362的初始化,以及設為HC模式的整個工作過程
上傳時間: 2014-01-26
上傳用戶:qilin
資源簡介:DDR2 SDRAM是目前內存市場上的主流內存。除了通用計算機系統外,大量的嵌入式系統也紛紛采用DDR2內存,越來越多的SoC系統芯片中會集成有DDR2接口模塊。因此,設計一款匹配DDR2的內存控制器將會具有良好的應用前景。 論文在研究了DDR2的JEDEC標準的基礎上,設...
上傳時間: 2013-06-10
上傳用戶:ynzfm
資源簡介:當前,片上系統(SOC)已成為系統實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段,經過嚴格驗證質量可靠的IP核成為...
上傳時間: 2013-06-12
上傳用戶:mqien
資源簡介:當前,片上系統(SOC)已成為系統實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段,經過嚴格驗證質量可靠的IP核成為...
上傳時間: 2013-04-24
上傳用戶:rockjablew
資源簡介:隨著以太網技術的不斷發展,網絡的傳輸速度已經由最初的10M發展到現在的10,000M。用可編程邏輯器件(FPGA)實現以太網控制器與其它SOC系統的互連成為當前的研究熱點。本文闡述了MAC層的FPGA設計、仿真及測試;介紹了整個系統的內部結構、模塊劃分,并對各個模塊...
上傳時間: 2013-07-17
上傳用戶:bruce
資源簡介:本書系統講解通信網絡領域Xilinx FPGA內部的IP硬核。以流行的Xilinx Virtex-6型號芯片舉例,涵蓋Xilinx FPGA在通信領域主流的IP核,闡述Xilinx FPGA時鐘資源和DCM、PLL和MMCM時鐘管理器的特性和使用方法;介紹基于Block RAM資源生成ROM、RAM、FIFO和CAM核...
上傳時間: 2022-06-11
上傳用戶:
資源簡介:Verilog 編寫的IP核,512K的16位SRAM
上傳時間: 2016-09-17
上傳用戶:lmeeworm
資源簡介:Verilog 編寫的網卡DM9000A的IP核,altera公司寄的DE2系統中的源程序核
上傳時間: 2016-09-17
上傳用戶:AbuGe
資源簡介:這是CAN總線控制器的IP核,源碼是由Verilog HDL編寫的。其硬件結構與SJA1000類似,滿足CAN2.0B協議。
上傳時間: 2014-01-05
上傳用戶:sxdtlqqjl