相 關(guān) 資 源

• PCI Arbitor by VHDL免費(fèi)下載

  資源簡(jiǎn)介：PCI Arbitor by VHDL

  標(biāo)簽： Arbitor VHDL PCI by

  上傳時(shí)間： 2013-08-18

  上傳用戶：h886166

• PCI Arbitor by VHDL免費(fèi)下載

  資源簡(jiǎn)介：PCI Arbitor by VHDL

  標(biāo)簽： Arbitor VHDL PCI by

  上傳時(shí)間： 2016-09-20

  上傳用戶：lizhen9880

• counter and adder program by VHDL. Just enjoy it!免費(fèi)下載

  資源簡(jiǎn)介：counter and adder program by VHDL. Just enjoy it!

  標(biāo)簽： counter program adder enjoy

  上傳時(shí)間： 2015-06-15

  上傳用戶：x4587

• 32位33M的PCI接口的VHDL實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：32位33M的PCI接口的VHDL實(shí)現(xiàn)，想深入學(xué)VHDL或?qū)崿F(xiàn)PCI的可以看一看

  標(biāo)簽： VHDL 33M PCI 接口

  上傳時(shí)間： 2013-12-04

  上傳用戶：ddddddos

• It is a 4 bit s mul writed by VHDL language which is improved.免費(fèi)下載

  資源簡(jiǎn)介：It is a 4 bit s mul writed by VHDL language which is improved.

  標(biāo)簽： improved language writed which

  上傳時(shí)間： 2013-12-12

  上傳用戶：cuiyashuo

• This is a uart source written by VHDL .widely used and compatible with Whibone.免費(fèi)下載

  資源簡(jiǎn)介：This is a uart source written by VHDL .widely used and compatible with Whibone.

  標(biāo)簽： compatible Whibone written source

  上傳時(shí)間： 2013-12-22

  上傳用戶：cxl274287265

• de2 avalon checksum by VHDL免費(fèi)下載

  資源簡(jiǎn)介：de2 avalon checksum by VHDL

  標(biāo)簽： checksum avalon VHDL de2

  上傳時(shí)間： 2014-01-17

  上傳用戶：標(biāo)點(diǎn)符號(hào)

• example traffic light by VHDL免費(fèi)下載

  資源簡(jiǎn)介：example traffic light by VHDL

  標(biāo)簽： example traffic light VHDL

  上傳時(shí)間： 2017-04-17

  上傳用戶：清風(fēng)冷雨

• PCI控制器的VHDL代碼。。。。。。。。。免費(fèi)下載

  資源簡(jiǎn)介：PCI控制器的VHDL代碼。。。。。。。。。

  標(biāo)簽： VHDL PCI 控制器 代碼

  上傳時(shí)間： 2013-12-24

  上傳用戶：亞亞娟娟123

• This is a PCI to USB bridge schematic that i was draw by hand from a PCI to USB card, the schematic免費(fèi)下載

  資源簡(jiǎn)介：This is a PCI to USB bridge schematic that i was draw by hand from a PCI to USB card, the schematic use VT6212L to make bridge, the idear is that we can use microcontroler interface to PC through PCI slot by USB, ha ha it is too easy.

  標(biāo)簽： schematic PCI USB bridge

  上傳時(shí)間： 2017-04-12

  上傳用戶：13188549192

• 基于VHDL的微型打印機(jī)控制器設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：介紹基于VHDL的微型打印機(jī)控制器的設(shè)計(jì)。論述了微型打印機(jī)的基本原理，以及實(shí)現(xiàn)控制器的VHDL語(yǔ)言設(shè)計(jì)。打印機(jī)的數(shù)據(jù)來自系統(tǒng)中的存儲(chǔ)模塊，根據(jù)需要控制打印。該微型打印機(jī)控制器可取代傳統(tǒng)的微型打印機(jī),且抗干擾性好,可靠性高，具有較強(qiáng)的移植性，稍加改動(dòng)就...

  標(biāo)簽： VHDL 微型打印機(jī) 制器設(shè)計(jì)

  上傳時(shí)間： 2013-11-03

  上傳用戶：dudu1210004

• PCI IP核VHDL免費(fèi)下載

  資源簡(jiǎn)介：國(guó)際著名Xilinx公司原版PCI IP核，完全兼容PCIv2.1，可放心應(yīng)用

  標(biāo)簽： VHDL PCI

  上傳時(shí)間： 2019-03-08

  上傳用戶：yyyfzx

• PCI 源碼VHDL免費(fèi)下載

  資源簡(jiǎn)介：Xilinx公司PCI源碼，可直接使用。完全兼容PCIv2.2

  標(biāo)簽： VHDL PCI 源碼

  上傳時(shí)間： 2019-03-08

  上傳用戶：yyyfzx

• 用VHDL編寫的PCI源代碼。花了我2000多元錢買來的免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的PCI源代碼。花了我2000多元錢買來的，編譯通過！

  標(biāo)簽： VHDL 2000 PCI 編寫

  上傳時(shí)間： 2013-08-29

  上傳用戶：brilliantchen

• PCI的VHDL源碼希望對(duì)大家有用！免費(fèi)下載

  資源簡(jiǎn)介：PCI的VHDL源碼希望對(duì)大家有用！

  標(biāo)簽： VHDL PCI 源碼 家

  上傳時(shí)間： 2015-02-04

  上傳用戶：lht618

• PCI 的VHDL 源代碼免費(fèi)下載

  資源簡(jiǎn)介：PCI 的VHDL 源代碼

  標(biāo)簽： VHDL PCI 源代碼

  上傳時(shí)間： 2014-01-07

  上傳用戶：天誠(chéng)24

• -- PCI Target Interface Design for XC73144 -- -- Synopsys VHDL Solution using Xilinx XC7000 Library免費(fèi)下載

  資源簡(jiǎn)介：-- PCI Target Interface Design for XC73144 -- -- Synopsys VHDL Solution using Xilinx XC7000 Library

  標(biāo)簽： Interface Synopsys Solution Library

  上傳時(shí)間： 2015-04-25

  上傳用戶：bruce

• 這是PCI 仲裁機(jī)制的VHDL源碼免費(fèi)下載

  資源簡(jiǎn)介：這是PCI 仲裁機(jī)制的VHDL源碼，它實(shí)現(xiàn)了PCI仲裁機(jī)制。

  標(biāo)簽： VHDL PCI 機(jī)制 源碼

  上傳時(shí)間： 2015-06-03

  上傳用戶：sqq

• VHDL編寫的PCI代碼,PCI2.2兼容,Xillinx Virtex與Spantan II 優(yōu)化,33M主頻,32位寬度,全目標(biāo)功能等.免費(fèi)下載

  資源簡(jiǎn)介：VHDL編寫的PCI代碼,PCI2.2兼容,Xillinx Virtex與Spantan II 優(yōu)化,33M主頻,32位寬度,全目標(biāo)功能等.

  標(biāo)簽： PCI Spantan Xillinx Virtex

  上傳時(shí)間： 2015-06-03

  上傳用戶：大融融rr

• A Huffman implementation reference design in both VHDL and Verilog is provided by the Xilinx免費(fèi)下載

  資源簡(jiǎn)介：A Huffman implementation reference design in both VHDL and Verilog is provided by the Xilinx

  標(biāo)簽： implementation reference provided Huffman

  上傳時(shí)間： 2015-07-07

  上傳用戶：cooran

• VHDL Programming by Example（McGraw.Hill著 電子版）免費(fèi)下載

  資源簡(jiǎn)介：VHDL Programming by Example（McGraw.Hill著 電子版）

  標(biāo)簽： Programming Example McGraw VHDL

  上傳時(shí)間： 2015-07-17

  上傳用戶：xiaodu1124

• AES decoder aes_dec.VHDL AES encoder aes_enc.VHDL Package used by rest of design aes_pkg.VHDL 免費(fèi)下載

  資源簡(jiǎn)介：AES decoder aes_dec.VHDL AES encoder aes_enc.VHDL Package used by rest of design aes_pkg.VHDL Key Expansion component for AES encoder and decoder key_expansion.VHDL

  標(biāo)簽： VHDL AES decoder aes_dec

  上傳時(shí)間： 2015-09-07

  上傳用戶：許小華

• 用VHDL編寫的PCI源代碼。花了我2000多元錢買來的免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的PCI源代碼。花了我2000多元錢買來的，編譯通過！

  標(biāo)簽： VHDL 2000 PCI 編寫

  上傳時(shí)間： 2014-01-14

  上傳用戶：csgcd001

• This a VHDL programme for realise an electron watch by max-plus II. The function includes time showi免費(fèi)下載

  資源簡(jiǎn)介：This a VHDL programme for realise an electron watch by max-plus II. The function includes time showing and time setting. It may be extended to other functions like alarming clock and so forth.

  標(biāo)簽： programme electron max-plus function

  上傳時(shí)間： 2013-12-26

  上傳用戶：dbs012280

• VHDL 開發(fā)PCI加密解密卡 逢甲大學(xué) 資訊工程學(xué)系專題報(bào)告 PCI 介面之加解密卡製作免費(fèi)下載

  資源簡(jiǎn)介：VHDL 開發(fā)PCI加密解密卡 逢甲大學(xué) 資訊工程學(xué)系專題報(bào)告 PCI 介面之加解密卡製作

  標(biāo)簽： PCI VHDL 加密 解密

  上傳時(shí)間： 2016-01-21

  上傳用戶：qoovoop

• 用VHDL語(yǔ)言實(shí)現(xiàn)的以09449為橋接芯片的PCI接口免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言實(shí)現(xiàn)的以09449為橋接芯片的PCI接口，很高興與大家共享。

  標(biāo)簽： 09449 VHDL PCI 語(yǔ)言

  上傳時(shí)間： 2013-12-20

  上傳用戶：wpt

• PCI VHDL for Fpga designer to design PCI IP免費(fèi)下載

  資源簡(jiǎn)介：PCI VHDL for Fpga designer to design PCI IP

  標(biāo)簽： PCI designer design Fpga

  上傳時(shí)間： 2016-03-06

  上傳用戶：lijianyu172

• VHDL.Programming.by.Example好書值得看一下免費(fèi)下載

  資源簡(jiǎn)介：VHDL.Programming.by.Example好書值得看一下

  標(biāo)簽： Programming Example VHDL by

  上傳時(shí)間： 2016-05-15

  上傳用戶：a673761058

• VHDL code for a clock divider by 27 circuit with a resulting waveform with 50％ duty cycle..免費(fèi)下載

  資源簡(jiǎn)介：VHDL code for a clock divider by 27 circuit with a resulting waveform with 50％ duty cycle..

  標(biāo)簽： with resulting waveform circuit

  上傳時(shí)間： 2014-01-05

  上傳用戶：woshini123456

• Raggedstone1 IP core. Raggedstone1 is a low-cost Spartan3 FPGA based PCI development board made by免費(fèi)下載

  資源簡(jiǎn)介：Raggedstone1 IP core. Raggedstone1 is a low-cost Spartan3 FPGA based PCI development board made by Enterpoint Ltd.

  標(biāo)簽： Raggedstone1 development Spartan3 low-cost

  上傳時(shí)間： 2013-12-02

  上傳用戶：lps11188