利用FPGA實(shí)現(xiàn)頻率測(cè)試,基于VHDL實(shí)現(xiàn),具有良好的測(cè)試性能可直接使用
資源簡(jiǎn)介：利用FPGA實(shí)現(xiàn)頻率測(cè)試,基于VHDL實(shí)現(xiàn),具有良好的測(cè)試性能可直接使用
上傳時(shí)間： 2016-10-09
上傳用戶(hù)：z1191176801
資源簡(jiǎn)介：altera FPGA 基于VHDL,實(shí)現(xiàn)vga的同步block.
上傳時(shí)間： 2013-08-26
上傳用戶(hù)：hn891122
資源簡(jiǎn)介：altera FPGA 基于VHDL,實(shí)現(xiàn)vga的同步block.
上傳時(shí)間： 2013-12-17
上傳用戶(hù)：Breathe0125
資源簡(jiǎn)介：基于VHDL實(shí)現(xiàn)ADc0809的一些簡(jiǎn)單功能
上傳時(shí)間： 2013-12-17
上傳用戶(hù)：bruce
資源簡(jiǎn)介：基于VHDL實(shí)現(xiàn)的十六路彩燈控制系統(tǒng)，系統(tǒng)簡(jiǎn)單易懂可讀性強(qiáng)
上傳時(shí)間： 2016-08-02
上傳用戶(hù)：BIBI
資源簡(jiǎn)介：基于VHDL實(shí)現(xiàn)的十字路口交通燈功能，其中包括紅燈，黃燈，綠燈。
上傳時(shí)間： 2014-01-21
上傳用戶(hù)：a673761058
資源簡(jiǎn)介：利用VHDL 語(yǔ)言設(shè)計(jì)出租車(chē)計(jì)費(fèi)系統(tǒng), 使其實(shí)現(xiàn)計(jì)費(fèi)以及預(yù)置和模擬汽車(chē)啟動(dòng)、停止、暫停等功能, 并設(shè)計(jì)動(dòng)態(tài)掃描電路顯示車(chē)費(fèi)數(shù)目, 突出了其作為硬件描述語(yǔ)言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)。此程序通過(guò)下載到特定芯片后, 可應(yīng)用于實(shí)際的出租車(chē)計(jì)費(fèi)系統(tǒng)...
上傳時(shí)間： 2017-05-22
上傳用戶(hù)：變形金剛
資源簡(jiǎn)介：利用C6000DSP實(shí)現(xiàn)對(duì)圖像的JPEG壓縮,并且利用C語(yǔ)言實(shí)現(xiàn)而且進(jìn)行了優(yōu)化非常具有實(shí)際的作用.
上傳時(shí)間： 2014-01-09
上傳用戶(hù)：金宜
資源簡(jiǎn)介：基于凌陽(yáng)SPCE061A芯片的USB通訊可實(shí)現(xiàn)1.通過(guò)USB通訊，PC端應(yīng)用程序能夠控制LED燈的亮滅；2.PC端應(yīng)用程序發(fā)送小于65字節(jié)的字符串給SPCE061A,SPCE061A接收PC發(fā)送的小于65字節(jié)字符串后將接收到的字符串發(fā)送給PC，PC接收字符并顯示在界面。
上傳時(shí)間： 2015-05-25
上傳用戶(hù)：zsjzc
資源簡(jiǎn)介：aes算法的c++實(shí)現(xiàn)及其加密解密過(guò)程所需時(shí)間的測(cè)試,無(wú)解壓密碼
上傳時(shí)間： 2014-01-12
上傳用戶(hù)：xiaohuanhuan
資源簡(jiǎn)介：此代碼是實(shí)現(xiàn)將lwip協(xié)議移植于51單片機(jī)的測(cè)試程序，lwip是瑞士科學(xué)院搞的light weigh tcp\ip 協(xié)議，廣泛用于單片機(jī)上網(wǎng)和遠(yuǎn)程控制
上傳時(shí)間： 2014-01-03
上傳用戶(hù)：LouieWu
資源簡(jiǎn)介：數(shù)字水印技術(shù)近年來(lái)得到了較大的發(fā)展,基于變換域的水印技術(shù)是目前研究的熱點(diǎn)。該文提出了一種基于DCT域的自適應(yīng)水印算法。實(shí)驗(yàn)結(jié)果表明,這種算法具有良好的性能,實(shí)現(xiàn)的水印具有不可見(jiàn)性,而且具有較好的魯棒性。
上傳時(shí)間： 2014-01-19
上傳用戶(hù)：chenjjer
資源簡(jiǎn)介：FPGA/cpld 控制顯示器顯示 VHDL源碼 內(nèi)有測(cè)試程序
上傳時(shí)間： 2016-02-26
上傳用戶(hù)：jichenxi0730
資源簡(jiǎn)介：MATLAB實(shí)現(xiàn)的一種基于最小二乘的橢圓擬合直接算法源代碼.附件中的源代碼是matlab編寫(xiě)的，實(shí)現(xiàn)一種對(duì)于橢圓的穩(wěn)定的數(shù)據(jù)擬合算法。當(dāng)然必須要提供至少5個(gè)點(diǎn)的數(shù)據(jù)，橢圓x，y軸的中心點(diǎn)，最大軸最小軸
上傳時(shí)間： 2016-07-31
上傳用戶(hù)：huangld
資源簡(jiǎn)介：簡(jiǎn)單介紹了JMX規(guī)范,在此基礎(chǔ)上,討論了使用JMX體系結(jié)構(gòu)建立網(wǎng)絡(luò)管理程序的一般方法,最后結(jié)合JMX規(guī)范和實(shí)現(xiàn)方法,分析基于JMX網(wǎng)絡(luò)管理系統(tǒng)的優(yōu)勢(shì)。
上傳時(shí)間： 2014-11-27
上傳用戶(hù)：cursor
資源簡(jiǎn)介：Hook API 實(shí)現(xiàn)文件名自動(dòng)變換。并提供相關(guān)的測(cè)試程序。
上傳時(shí)間： 2013-12-26
上傳用戶(hù)：guanliya
資源簡(jiǎn)介：TI DSP 54x系列實(shí)現(xiàn)音頻信號(hào)的相關(guān)運(yùn)算。在達(dá)盛科技的實(shí)驗(yàn)臺(tái)上測(cè)試通過(guò)。有程序詳細(xì)的注釋。可作參考。。
上傳時(shí)間： 2014-11-29
上傳用戶(hù)：cjf0304
資源簡(jiǎn)介：TI DSP 54x系列實(shí)現(xiàn)音頻信號(hào)的u率壓縮運(yùn)算。在達(dá)盛科技的實(shí)驗(yàn)臺(tái)上測(cè)試通過(guò)。有程序詳細(xì)的注釋。可作參考。。
上傳時(shí)間： 2014-01-15
上傳用戶(hù)：aysyzxzm
資源簡(jiǎn)介：TI DSP 54x系列實(shí)現(xiàn)音頻信號(hào)的DCT運(yùn)算。在達(dá)盛科技的實(shí)驗(yàn)臺(tái)上測(cè)試通過(guò)。有程序詳細(xì)的注釋。可作參考。。
上傳時(shí)間： 2013-12-22
上傳用戶(hù)：comua
資源簡(jiǎn)介：TI DSP 54x系列實(shí)現(xiàn)音頻信號(hào)的FIR運(yùn)算。在達(dá)盛科技的實(shí)驗(yàn)臺(tái)上測(cè)試通過(guò)。程序有詳細(xì)的注釋。可作參考。。
上傳時(shí)間： 2017-07-02
上傳用戶(hù)：皇族傳媒
資源簡(jiǎn)介：用VHDL語(yǔ)言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)
上傳時(shí)間： 2017-08-05
上傳用戶(hù)：hwl453472107
資源簡(jiǎn)介：很好的源碼,匯編實(shí)現(xiàn)計(jì)算機(jī)的冷啟動(dòng),已編譯通過(guò),可直接使用.
上傳時(shí)間： 2013-12-17
上傳用戶(hù)：ccclll
資源簡(jiǎn)介：一個(gè)年月日的計(jì)算程序 可以實(shí)現(xiàn)萬(wàn)年歷的功能 具有良好的人際交互
上傳時(shí)間： 2013-12-04
上傳用戶(hù)：yan2267246
資源簡(jiǎn)介：java實(shí)現(xiàn)層次聚類(lèi),最遠(yuǎn)距離算法,具有良好的程序結(jié)構(gòu),具有通用性
上傳時(shí)間： 2013-12-16
上傳用戶(hù)：zhouli
資源簡(jiǎn)介：ads1.2下基于arm7tdmi的ucos-II的開(kāi)發(fā)框架 可直接利用該框架開(kāi)發(fā)ucos-II程序
上傳時(shí)間： 2015-10-17
上傳用戶(hù)：hewenzhi
資源簡(jiǎn)介：一個(gè)網(wǎng)上的文本編輯工具源碼,jsp實(shí)現(xiàn)的,在自己的網(wǎng)站中可以直接使用.效果很好
上傳時(shí)間： 2014-11-09
上傳用戶(hù)：waizhang
資源簡(jiǎn)介：MD5加密算法技術(shù)實(shí)現(xiàn),源程序包含了其詳細(xì)的計(jì)算過(guò)程,有需要用到的讀者,可直接使用
上傳時(shí)間： 2016-01-25
上傳用戶(hù)：1109003457
資源簡(jiǎn)介：基于VHDL程序設(shè)計(jì)電梯的狀態(tài)機(jī).共六層的電梯有16個(gè)輸入.其中包括5個(gè)上升,5個(gè)下降和六個(gè)電梯內(nèi)的控制部分.
上傳時(shí)間： 2013-12-29
上傳用戶(hù)：1079836864
資源簡(jiǎn)介：Moore型狀態(tài)機(jī)設(shè)計(jì),基于VHDL.能夠根據(jù)微處理器的讀寫(xiě)周期,分別對(duì)應(yīng)存儲(chǔ)器輸出寫(xiě)使能WE和讀使能OE信號(hào).
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：cjl42111
資源簡(jiǎn)介：verilog hdl寫(xiě)的利用FPGA控制ad7865進(jìn)行多路ad數(shù)據(jù)采集的程序源代碼。
上傳時(shí)間： 2016-03-09
上傳用戶(hù)：希醬大魔王
