全數(shù)字鎖相環(huán)電路的研制，使用的是VHDL語言
資源簡介：全數(shù)字鎖相環(huán)電路的研制，使用的是VHDL語言
上傳時(shí)間： 2017-02-02
上傳用戶：壞天使kk
資源簡介：介紹了一種采用N 先于M 環(huán)路濾波器的全數(shù)字鎖相環(huán)的設(shè)計(jì)實(shí)現(xiàn)。這種全數(shù)字鎖 相環(huán)采用了N 先于M 環(huán)路濾波器，可以達(dá)到濾除噪聲干擾的目的。文中講述了這種全數(shù)字鎖相環(huán)的結(jié)構(gòu)和工作原理，提出了各單元電路的設(shè)計(jì)和實(shí)現(xiàn)方法，并給出了關(guān)鍵部件的VHDI 代碼，最...
上傳時(shí)間： 2017-08-18
上傳用戶：love_stanford
資源簡介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì),內(nèi)有設(shè)計(jì)過程和設(shè)計(jì)思想
上傳時(shí)間： 2013-08-13
上傳用戶：fqscfqj
資源簡介：用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺(tái)
上傳時(shí)間： 2015-06-13
上傳用戶：wanqunsheng
資源簡介：一種改進(jìn)的全數(shù)字鎖相環(huán)設(shè)計(jì) 一種改進(jìn)的全數(shù)字鎖相環(huán)設(shè)計(jì)
上傳時(shí)間： 2013-12-24
上傳用戶：stampede
資源簡介：比較好的技術(shù)文章《基于VHDL的全數(shù)字鎖相環(huán)的設(shè)計(jì)》有關(guān)鍵部分的源代碼。
上傳時(shí)間： 2013-12-24
上傳用戶：362279997
資源簡介：技術(shù)文章《自采樣比例積分控制全數(shù)字鎖相環(huán)的性能分析和實(shí)現(xiàn)》有一定參考價(jià)值
上傳時(shí)間： 2015-08-21
上傳用戶：silenthink
資源簡介：智能全數(shù)字鎖相環(huán)的設(shè)計(jì)用VHDL語言在CPLD上實(shí)現(xiàn)串行通信
上傳時(shí)間： 2014-01-08
上傳用戶：weiwolkt
資源簡介：基于VHDL的全數(shù)字鎖相環(huán)的設(shè)計(jì) 有關(guān)鍵部分的源代碼 hehe !
上傳時(shí)間： 2015-12-18
上傳用戶：hgy9473
資源簡介：一個(gè)自己編寫的全數(shù)字鎖相環(huán)及其測(cè)試向量，比較簡單但功能基本達(dá)到。
上傳時(shí)間： 2013-12-22
上傳用戶：xinzhch
資源簡介：本文在說明全數(shù)字鎖相環(huán)的基礎(chǔ)上，提出了一種利用FPGA設(shè)計(jì)一階全數(shù)字鎖相環(huán)的方法，并 給出了關(guān)鍵部件的RTL可綜合代碼，并結(jié)合本設(shè)計(jì)的一些仿真波形詳細(xì)描述了數(shù)字鎖相環(huán)的工作過程，最后對(duì)一些有關(guān)的問題進(jìn)行了討論。
上傳時(shí)間： 2014-01-10
上傳用戶：asddsd
資源簡介：用于時(shí)鐘恢復(fù)的全數(shù)字鎖相環(huán)設(shè)計(jì)，可以去掉時(shí)鐘的抖動(dòng)。
上傳時(shí)間： 2016-05-23
上傳用戶：stewart·
資源簡介：一種可編程的全數(shù)字鎖相環(huán)的絲線,可以用來做一個(gè)小的課程設(shè)計(jì)
上傳時(shí)間： 2014-02-11
上傳用戶：xwd2010
資源簡介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì),內(nèi)有設(shè)計(jì)過程和設(shè)計(jì)思想
上傳時(shí)間： 2017-02-11
上傳用戶：evil
資源簡介：智能 全數(shù)字鎖相環(huán)的設(shè)計(jì)
上傳時(shí)間： 2013-12-15
上傳用戶：498732662
資源簡介：全數(shù)字鎖相環(huán)（adpll)的部分源程序代碼，是其中最重要的部分。
上傳時(shí)間： 2017-09-03
上傳用戶：liansi
資源簡介：該文檔為基于DSP Builder的帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-05-01
上傳用戶：
資源簡介：采用用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈
上傳時(shí)間： 2022-05-22
上傳用戶：
資源簡介：很好的全數(shù)字鎖相環(huán)源程序，大家有需要的可以看看
上傳時(shí)間： 2022-07-22
上傳用戶：
資源簡介：全數(shù)字鎖相環(huán)ＶＨＤＬ描述并實(shí)現(xiàn)功能仿真，另附有圖形說明
上傳時(shí)間： 2014-01-13
上傳用戶：shawvi
資源簡介：全數(shù)字鎖相環(huán),包括ＤＰＤ，ＤＬＦ，ＤＣＯ．
上傳時(shí)間： 2015-10-13
上傳用戶：yt1993410
資源簡介：一階全數(shù)字鎖相環(huán)VERLOGIC程序代碼，調(diào)試通過。
上傳時(shí)間： 2013-12-15
上傳用戶：caixiaoxu26
資源簡介：全數(shù)字鎖相環(huán) 功能與74297相同 提供參數(shù)配置
上傳時(shí)間： 2014-01-01
上傳用戶：英雄
資源簡介：ＦＰＧＡ實(shí)現(xiàn)全數(shù)字鎖相環(huán)，利用硬件描述評(píng)議verilog HDL，頂層文件ＤＰＬＬ．Ｖ
上傳時(shí)間： 2014-01-09
上傳用戶：1159797854
資源簡介：數(shù)字鎖相環(huán)路原理與應(yīng)用:全數(shù)字鎖相環(huán)。根據(jù)本資料可以自己編寫代碼在計(jì)算機(jī)上模擬實(shí)現(xiàn)。
上傳時(shí)間： 2016-11-01
上傳用戶：edisonfather
資源簡介：1、數(shù)字鎖相環(huán)的單片機(jī)代碼。 2、單片機(jī)與數(shù)字鎖相環(huán)MC145152的應(yīng)用系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。
上傳時(shí)間： 2016-11-26
上傳用戶：410805624
資源簡介：使用VHDL語言進(jìn)行設(shè)計(jì)DPLL（數(shù)字鎖相環(huán)）的相關(guān)文件
上傳時(shí)間： 2013-12-25
上傳用戶：Miyuki
資源簡介：關(guān)于數(shù)字鎖相環(huán)方面的代碼,覺得還可以，或許對(duì)大家有用
上傳時(shí)間： 2017-03-07
上傳用戶：lz4v4
資源簡介：基于鎖相環(huán)Top-down的建模方法在MATLAB環(huán)境下建立數(shù)字鎖相環(huán)完整的仿真模型，并用SIMULINK對(duì)數(shù)字鎖相環(huán)的仿真模型進(jìn)行仿真。
上傳時(shí)間： 2014-01-15
上傳用戶：大三三
資源簡介：鎖相技術(shù)相關(guān)專輯 38冊(cè) 209M用數(shù)字鎖相環(huán)電路實(shí)現(xiàn)高精度寬范圍頻率控制.pdf
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
