相 關(guān) 資 源

• 另外一個用VHDL源碼編寫的FIFO模塊程序,可以比較一下和FIFO有什么區(qū)別.免費(fèi)下載

  資源簡介：另外一個用VHDL源碼編寫的FIFO模塊程序,可以比較一下和FIFO有什么區(qū)別.

  標(biāo)簽： FIFO VHDL 源碼 模塊

  上傳時(shí)間： 2017-02-05

  上傳用戶：xlcky

• 一個用VHDL源碼編寫的先進(jìn)先出(FIFO)緩沖器模塊.可以進(jìn)行FIFO的仿真驗(yàn)證免費(fèi)下載

  資源簡介：一個用VHDL源碼編寫的先進(jìn)先出(FIFO)緩沖器模塊.可以進(jìn)行FIFO的仿真驗(yàn)證

  標(biāo)簽： FIFO VHDL 源碼 模塊

  上傳時(shí)間： 2014-02-28

  上傳用戶：lunshaomo

• 一個用Ｃ＋＋編寫的詞法分析器程序免費(fèi)下載

  資源簡介：一個用Ｃ＋＋編寫的詞法分析器程序，可以添加關(guān)鍵字。

  標(biāo)簽： 編寫 分析器 程序

  上傳時(shí)間： 2015-09-30

  上傳用戶：zhuyibin

• 這是一個用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運(yùn)行。免費(fèi)下載

  資源簡介：這是一個用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運(yùn)行。

  標(biāo)簽： Verilog Quartus HDL 語言

  上傳時(shí)間： 2014-01-13

  上傳用戶：tonyshao

• 用Verilog HDL語言編寫的交通燈程序免費(fèi)下載

  資源簡介：這是一個用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運(yùn)行。

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2013-08-19

  上傳用戶：alex wang

• 該源碼是一個用ｃ＋＋編寫的經(jīng)典的遺傳算法免費(fèi)下載

  資源簡介：該源碼是一個用ｃ＋＋編寫的經(jīng)典的遺傳算法，我至少看了不少于5遍，大家可以

  標(biāo)簽： 源碼 編寫 算法

  上傳時(shí)間： 2016-02-26

  上傳用戶：wangyi39

• 一個用Concurrent并發(fā)庫編寫的信號程序,很經(jīng)典,希望板主收到我的第五個后給我開通會員號,急需免費(fèi)下載

  資源簡介：一個用Concurrent并發(fā)庫編寫的信號程序,很經(jīng)典,希望板主收到我的第五個后給我開通會員號,急需

  標(biāo)簽： Concurrent 編寫 信號 程序

  上傳時(shí)間： 2015-05-14

  上傳用戶：txfyddz

• VCLZip Pro v3.04源碼,很多的ZIP壓縮程序喜歡用的壓縮算法。免費(fèi)下載

  資源簡介：VCLZip Pro v3.04源碼,很多的ZIP壓縮程序喜歡用的壓縮算法。

  標(biāo)簽： VCLZip 3.04 Pro ZIP

  上傳時(shí)間： 2013-12-08

  上傳用戶：清風(fēng)冷雨

• 一個用C＋＋編寫的簡單的學(xué)生成績管理系統(tǒng)免費(fèi)下載

  資源簡介：一個用C＋＋編寫的簡單的學(xué)生成績管理系統(tǒng)

  標(biāo)簽： 編寫 管理系統(tǒng)

  上傳時(shí)間： 2015-05-29

  上傳用戶：bruce

• 這是一個用Ｃ＋＋編寫的＂數(shù)值轉(zhuǎn)人民幣大寫程序＂的源代碼．免費(fèi)下載

  資源簡介：這是一個用Ｃ＋＋編寫的＂數(shù)值轉(zhuǎn)人民幣大寫程序＂的源代碼．

  標(biāo)簽： 編寫 數(shù)值 程序 源代碼

  上傳時(shí)間： 2013-11-29

  上傳用戶：thuyenvinh

• 這是一個用java＆JMF編寫的流媒體播放系統(tǒng)免費(fèi)下載

  資源簡介：這是一個用java＆JMF編寫的流媒體播放系統(tǒng)

  標(biāo)簽： java JMF 編寫 流媒體

  上傳時(shí)間： 2013-12-17

  上傳用戶：xg262122

• 一個用VC++6.0編寫的隨機(jī)數(shù)生成器免費(fèi)下載

  資源簡介：一個用VC++6.0編寫的隨機(jī)數(shù)生成器，與常規(guī)的算法比較有了改進(jìn)。

  標(biāo)簽： 6.0 VC 編寫 生成器

  上傳時(shí)間： 2015-09-28

  上傳用戶：13160677563

• 一個用完成端口編寫的聊天程序免費(fèi)下載

  資源簡介：一個用完成端口編寫的聊天程序，包括服務(wù)器和客戶端

  標(biāo)簽： 端口 程序 編寫

  上傳時(shí)間： 2014-08-04

  上傳用戶：asasasas

• 一個用完成端口編寫的聊天程序免費(fèi)下載

  資源簡介：一個用完成端口編寫的聊天程序，包括服務(wù)器和客戶端

  標(biāo)簽： 端口 程序 編寫

  上傳時(shí)間： 2015-11-06

  上傳用戶：阿四AIR

• 采用java源碼編寫的Applet錄音機(jī)免費(fèi)下載

  資源簡介：采用java源碼編寫的Applet錄音機(jī)

  標(biāo)簽： Applet java 源碼 錄音機(jī)

  上傳時(shí)間： 2013-12-17

  上傳用戶：Yukiseop

• 用VHDL為MCU編寫的可用UART-通用異步收發(fā)器程序免費(fèi)下載

  資源簡介：用VHDL為MCU編寫的可用UART-通用異步收發(fā)器程序

  標(biāo)簽： VHDL UART MCU 編寫

  上傳時(shí)間： 2016-03-18

  上傳用戶：saharawalker

• 這是一個用VC＋＋編寫的訪問遠(yuǎn)程數(shù)據(jù)庫的程序。如果服務(wù)器工作免費(fèi)下載

  資源簡介：這是一個用VC＋＋編寫的訪問遠(yuǎn)程數(shù)據(jù)庫的程序。如果服務(wù)器工作，就能成功運(yùn)行

  標(biāo)簽： 編寫 數(shù)據(jù)庫 程序 服務(wù)器

  上傳時(shí)間： 2014-01-01

  上傳用戶：cc1015285075

• 一個關(guān)于磁盤加密保護(hù)的驅(qū)動開發(fā)以及示例源碼.對于學(xué)習(xí)這方面的人可以有點(diǎn)參考和學(xué)習(xí)作用.免費(fèi)下載

  資源簡介：一個關(guān)于磁盤加密保護(hù)的驅(qū)動開發(fā)以及示例源碼.對于學(xué)習(xí)這方面的人可以有點(diǎn)參考和學(xué)習(xí)作用.

  標(biāo)簽： 磁盤 加密 保護(hù) 源碼

  上傳時(shí)間： 2013-12-26

  上傳用戶：yuanyuan123

• 這是一個用ＶＣ＋＋編寫的實(shí)現(xiàn)文件移動、刪除和拷貝的小程序免費(fèi)下載

  資源簡介：這是一個用ＶＣ＋＋編寫的實(shí)現(xiàn)文件移動、刪除和拷貝的小程序

  標(biāo)簽： 編寫 移動 刪除 程序

  上傳時(shí)間： 2014-01-13

  上傳用戶：凌云御清風(fēng)

• 一個用硬件描述語言編寫的硬盤控制器的源代碼程序免費(fèi)下載

  資源簡介：一個用硬件描述語言編寫的硬盤控制器的源代碼程序

  標(biāo)簽： 硬件描述語言 控制器 源代碼 編寫

  上傳時(shí)間： 2016-07-24

  上傳用戶：zuozuo1215

• 一個用硬件描述語言編寫的正弦波發(fā)生器的源代碼程序免費(fèi)下載

  資源簡介：一個用硬件描述語言編寫的正弦波發(fā)生器的源代碼程序

  標(biāo)簽： 硬件描述語言 正弦波發(fā)生器 源代碼 編寫

  上傳時(shí)間： 2014-01-15

  上傳用戶：fnhhs

• FPGA控制VGA接口顯示漢字!VHDL源碼!喜歡的朋友可以看看!免費(fèi)下載

  資源簡介：FPGA控制VGA接口顯示漢字!VHDL源碼!喜歡的朋友可以看看!

  標(biāo)簽： FPGA VHDL VGA 控制

  上傳時(shí)間： 2014-01-10

  上傳用戶：270189020

• 這是一個用TI DSP匯編語言編寫的簡單的例子程序免費(fèi)下載

  資源簡介：這是一個用TI DSP匯編語言編寫的簡單的例子程序，主要可以學(xué)習(xí)一下匯編。

  標(biāo)簽： DSP 匯編語言 編寫 程序

  上傳時(shí)間： 2014-01-08

  上傳用戶：康郎

• 一個用VHDL編程基于CPLD的EDA實(shí)驗(yàn)板開發(fā)可以實(shí)現(xiàn)順計(jì)時(shí)和倒計(jì)時(shí)的秒表。要求計(jì)時(shí)的范圍為00.0S~99.9S免費(fèi)下載

  資源簡介：一個用VHDL編程基于CPLD的EDA實(shí)驗(yàn)板開發(fā)可以實(shí)現(xiàn)順計(jì)時(shí)和倒計(jì)時(shí)的秒表。要求計(jì)時(shí)的范圍為00.0S~99.9S，用三位數(shù)碼管顯示。 （1） 倒計(jì)時(shí)：通過小鍵盤可以實(shí)現(xiàn)設(shè)定計(jì)時(shí)時(shí)間（以秒為單位，最大計(jì)時(shí)時(shí)間為99.9秒）。通過鍵盤實(shí)現(xiàn)計(jì)時(shí)開始、計(jì)時(shí)結(jié)束。當(dāng)所設(shè)定的...

  標(biāo)簽： VHDL CPLD 00.0 99.9

  上傳時(shí)間： 2013-12-01

  上傳用戶：zhangjinzj

• 寄存器的VHDL源碼.可能有點(diǎn)簡單 新手大家間量 希望和大家學(xué)習(xí)免費(fèi)下載

  資源簡介：寄存器的VHDL源碼.可能有點(diǎn)簡單 新手大家間量 希望和大家學(xué)習(xí)

  標(biāo)簽： VHDL 家 寄存器 源碼

  上傳時(shí)間： 2013-12-21

  上傳用戶：xwd2010

• 一個用Visual C語言編寫的PID控制程序免費(fèi)下載

  資源簡介：一個用Visual C語言編寫的PID控制程序，在MATLAB上運(yùn)行實(shí)現(xiàn)。

  標(biāo)簽： Visual PID C語言 編寫

  上傳時(shí)間： 2014-01-09

  上傳用戶：athjac

• 本文十一個用VHDL頻率計(jì)設(shè)計(jì)的方案描述免費(fèi)下載

  資源簡介：本文十一個用VHDL頻率計(jì)設(shè)計(jì)的方案描述，該設(shè)計(jì)闡明了設(shè)計(jì)的思路，步驟以及設(shè)計(jì)的最終代碼，設(shè)計(jì)方案十分詳細(xì)，是您學(xué)習(xí)的必備輔助！

  標(biāo)簽： VHDL 頻率計(jì)設(shè) 方案

  上傳時(shí)間： 2016-11-25

  上傳用戶：我干你啊

• 這是一個用VHDL語言實(shí)現(xiàn)dds的例子免費(fèi)下載

  資源簡介：這是一個用VHDL語言實(shí)現(xiàn)dds的例子，已在quartusII里調(diào)通并可以下載到實(shí)驗(yàn)箱上，功能正確

  標(biāo)簽： VHDL dds 語言

  上傳時(shí)間： 2014-01-21

  上傳用戶：xsnjzljj

• 一個用java－swing編寫的連連看游戲例子免費(fèi)下載

  資源簡介：一個用java－swing編寫的連連看游戲例子，供大家學(xué)習(xí)使用

  標(biāo)簽： swing java 編寫

  上傳時(shí)間： 2013-12-24

  上傳用戶：nairui21

• 這是一個用java編程語言編寫的高斯隨機(jī)數(shù)發(fā)生器免費(fèi)下載

  資源簡介：這是一個用java編程語言編寫的高斯隨機(jī)數(shù)發(fā)生器，方便易用。

  標(biāo)簽： java 編程語言 編寫 高斯

  上傳時(shí)間： 2014-01-03

  上傳用戶：米卡