相 關(guān) 資 源

• FPGA的89S51IP核免費(fèi)下載

  資源簡(jiǎn)介：FPGA的89S51IP核，可以用FPGA實(shí)現(xiàn)51，省去了很多的麻煩

  標(biāo)簽： FPGA 89S S51 89

  上傳時(shí)間： 2013-12-07

  上傳用戶：gyq

• 基于FPGA的UARTIP核設(shè)計(jì)與實(shí)現(xiàn) pdf免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的UARTIP核設(shè)計(jì)與實(shí)現(xiàn).pdf

  標(biāo)簽： UARTIP FPGA

  上傳時(shí)間： 2013-08-22

  上傳用戶：kaje

• ALTERA的FPGA的IP核的源代碼,為使用ALTERA的FPGA的相關(guān)設(shè)計(jì)提供參考.免費(fèi)下載

  資源簡(jiǎn)介：ALTERA的FPGA的IP核的源代碼,為使用ALTERA的FPGA的相關(guān)設(shè)計(jì)提供參考.

  標(biāo)簽： ALTERA FPGA IP核 源代碼

  上傳時(shí)間： 2015-04-18

  上傳用戶：ruan2570406

• 本文件是altera公司FPGA的ip核免費(fèi)下載

  資源簡(jiǎn)介：本文件是altera公司FPGA的ip核，從國(guó)外網(wǎng)站下載的免費(fèi)源碼。

  標(biāo)簽： altera FPGA

  上傳時(shí)間： 2015-06-20

  上傳用戶：qw12

• Xilinx FPGA 的IP核免費(fèi)下載

  資源簡(jiǎn)介：Xilinx FPGA 的IP核，實(shí)現(xiàn)FFT功能的

  標(biāo)簽： Xilinx FPGA IP核

  上傳時(shí)間： 2013-12-12

  上傳用戶：han_zh

• UCLINUX2.6核下的vga驅(qū)動(dòng)。基于framebuffer機(jī)理。硬件設(shè)計(jì)采用基于FPGA的軟核NIOSII設(shè)計(jì)。免費(fèi)下載

  資源簡(jiǎn)介：UCLINUX2.6核下的vga驅(qū)動(dòng)。基于framebuffer機(jī)理。硬件設(shè)計(jì)采用基于FPGA的軟核NIOSII設(shè)計(jì)。

  標(biāo)簽： framebuffer UCLINUX NIOSII FPGA

  上傳時(shí)間： 2015-10-03

  上傳用戶：拔絲土豆

• 基于FPGA的UARTIP核設(shè)計(jì)與實(shí)現(xiàn).pdf免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的UARTIP核設(shè)計(jì)與實(shí)現(xiàn).pdf

  標(biāo)簽： UARTIP FPGA

  上傳時(shí)間： 2016-06-06

  上傳用戶：ainimao

• 基于Altera FPGA 的軟核 nios2的串口調(diào)試代碼免費(fèi)下載

  資源簡(jiǎn)介：基于Altera FPGA 的軟核 nios2的串口調(diào)試代碼

  標(biāo)簽： Altera nios2 FPGA 軟核

  上傳時(shí)間： 2014-01-03

  上傳用戶：hoperingcong

• 主要是說(shuō)明can總線協(xié)議使用FPGA的ip核實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：主要是說(shuō)明can總線協(xié)議使用FPGA的ip核實(shí)現(xiàn)，供使用can總線的人使用

  標(biāo)簽： FPGA can 總線協(xié)議

  上傳時(shí)間： 2014-12-03

  上傳用戶：sz_hjbf

• 調(diào)用FPGA的IP核實(shí)現(xiàn)FFT運(yùn)算免費(fèi)下載

  資源簡(jiǎn)介：調(diào)用FPGA的IP核實(shí)現(xiàn)FFT運(yùn)算，在xilinx的vertex4sx55FPGA的實(shí)現(xiàn)

  標(biāo)簽： FPGA FFT IP核 運(yùn)算

  上傳時(shí)間： 2013-12-24

  上傳用戶：teddysha

• 基于Fusion系列AFS600的FPGA的51核免費(fèi)下載

  資源簡(jiǎn)介：基于Fusion系列AFS600的FPGA的51核，在板子上試過(guò)，可以對(duì)51核寫1602的顯示程序，就可以顯示了，也可以寫其他的51程序。

  標(biāo)簽： Fusion FPGA AFS 600

  上傳時(shí)間： 2014-02-28

  上傳用戶：hewenzhi

• 基于FPGA的CPU核及其虛擬平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的CPU核及其虛擬平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)

  標(biāo)簽： FPGA CPU 虛擬平臺(tái)

  上傳時(shí)間： 2017-06-24

  上傳用戶：lanwei

• 利用FPGA的IP核來(lái)實(shí)現(xiàn)fft的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：利用FPGA的IP核來(lái)實(shí)現(xiàn)fft的設(shè)計(jì)，，，，，

  標(biāo)簽： FPGA fft IP核

  上傳時(shí)間： 2014-01-03

  上傳用戶：wang0123456789

• 基于FPGA的RapidIO核接口芯片的設(shè)計(jì)和實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的RapidIO核接口芯片的設(shè)計(jì)和實(shí)現(xiàn)這是一份非常不錯(cuò)的資料，歡迎下載，希望對(duì)您有幫助！

  標(biāo)簽： FPGA rapidio 接口

  上傳時(shí)間： 2021-12-28

  上傳用戶：

• 一種基于FPGA的UARTIP核設(shè)計(jì)總結(jié)免費(fèi)下載

  資源簡(jiǎn)介：該文檔為一種基于FPGA的UARTIP核設(shè)計(jì)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： FPGA uart

  上傳時(shí)間： 2022-03-14

  上傳用戶：

• 基于FPGA的8051單片機(jī)IP核設(shè)計(jì)及應(yīng)用.rar免費(fèi)下載

  資源簡(jiǎn)介：單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國(guó)目前...

  標(biāo)簽： FPGA 8051 單片機(jī)

  上傳時(shí)間： 2013-06-21

  上傳用戶：stampede

• 基于CPLD/FPGA的IP核設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：本文介紹了一個(gè)基于CPLD／FPGA的嵌入式IP核設(shè)計(jì)。論文在闡述可編程邏輯器件及其發(fā)展趨勢(shì)的基礎(chǔ)上，探討了知識(shí)產(chǎn)權(quán)復(fù)用理念，MCU的復(fù)雜化設(shè)計(jì)以及數(shù)字信號(hào)傳輸與處理的速度要求。結(jié)合國(guó)內(nèi)外對(duì)CPLD／FPGA的使用現(xiàn)狀，引出了在CPLD／FPGA上開發(fā)嵌入式模塊程序的...

  標(biāo)簽： CPLD FPGA IP核

  上傳時(shí)間： 2013-07-05

  上傳用戶：隱界最新

• 基于FPGA的8051單片機(jī)IP核設(shè)計(jì)及應(yīng)用免費(fèi)下載

  資源簡(jiǎn)介：單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國(guó)目前...

  標(biāo)簽： FPGA 8051 單片機(jī) IP核

  上傳時(shí)間： 2013-04-24

  上傳用戶：1417818867

• 智能人臉識(shí)別算法及其FPGA的實(shí)現(xiàn).rar免費(fèi)下載

  資源簡(jiǎn)介：人臉自動(dòng)識(shí)別技術(shù)是模式識(shí)別、圖像處理等學(xué)科的一個(gè)最熱門研究課題之一。隨著社會(huì)的發(fā)展,各方面對(duì)快速有效的自動(dòng)身份驗(yàn)證的要求日益迫切，而人臉識(shí)別技術(shù)作為各種生物識(shí)別技術(shù)中最重要的方法之一，已經(jīng)越來(lái)越多的受到重視。對(duì)于具有實(shí)時(shí)，快捷，低誤識(shí)率的高...

  標(biāo)簽： FPGA 人臉識(shí)別 算法

  上傳時(shí)間： 2013-07-13

  上傳用戶：李夢(mèng)晗

• 碩士論文：基于FPGA的PCIE數(shù)據(jù)采集卡設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：廣東工業(yè)大學(xué)碩士學(xué)位論文 (工學(xué)碩士) 基于FPGA的PCIE數(shù)據(jù)采集卡設(shè)計(jì)數(shù)據(jù)采集處理技術(shù)與傳感器技術(shù)、信號(hào)處理技術(shù)和PC機(jī)技術(shù)共同構(gòu)成檢測(cè) 技術(shù)的基礎(chǔ)，其中數(shù)據(jù)采集處理技術(shù)作為實(shí)現(xiàn)自動(dòng)化檢測(cè)的前提，在整個(gè)數(shù)字化 系統(tǒng)中處于尤為重要的地位。對(duì)于核磁共...

  標(biāo)簽： 核磁共振 信號(hào)處理 FPGA PCIE DDR2

  上傳時(shí)間： 2022-06-21

  上傳用戶：fliang

• FPGA的高性能32位浮點(diǎn)FFTIP核的開發(fā)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的高性能32位浮點(diǎn)FFTIP核的開發(fā)，適合FPGA工程技術(shù)人員參考

  標(biāo)簽： FFTIP FPGA 性能 浮點(diǎn)

  上傳時(shí)間： 2013-08-07

  上傳用戶：清風(fēng)冷雨

• 用NiosII軟核配置FPGA的C語(yǔ)言源程序免費(fèi)下載

  資源簡(jiǎn)介：用NiosII軟核配置FPGA的C語(yǔ)言源程序，比較經(jīng)典，我用一年了，時(shí)序不需更改

  標(biāo)簽： NiosII FPGA C語(yǔ)言 軟核

  上傳時(shí)間： 2013-08-21

  上傳用戶：qq521

• FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼。

  標(biāo)簽： FPGA VHDL 常識(shí) IP核

  上傳時(shí)間： 2013-09-03

  上傳用戶：tsfh

• 基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)

  標(biāo)簽： FPGA GPIB 接口 IP核

  上傳時(shí)間： 2013-11-04

  上傳用戶：bensonlly

• 基于FPGA的DDS IP核設(shè)計(jì)方案免費(fèi)下載

  資源簡(jiǎn)介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...

  標(biāo)簽： FPGA DDS IP核 設(shè)計(jì)方案

  上傳時(shí)間： 2013-11-06

  上傳用戶：songkun

• 基于FPGA的GPIB控制器的IP核設(shè)計(jì).rar免費(fèi)下載

  資源簡(jiǎn)介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過(guò)嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為...

  標(biāo)簽： FPGA GPIB 控制器

  上傳時(shí)間： 2013-06-12

  上傳用戶：mqien

• 基于FPGA的多通道DMA控制器的IP核設(shè)計(jì).rar免費(fèi)下載

  資源簡(jiǎn)介：當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來(lái)越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無(wú)法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必然，DMA(直接存儲(chǔ)器訪問(wèn))技術(shù)就是較理想的解決方案之一，能夠滿足信...

  標(biāo)簽： FPGA DMA 多通道

  上傳時(shí)間： 2013-05-16

  上傳用戶：希醬大魔王

• 基于FPGA的GPIB控制器的IP核設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過(guò)嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為...

  標(biāo)簽： FPGA GPIB 控制器 IP核

  上傳時(shí)間： 2013-04-24

  上傳用戶：rockjablew

• 基于FPGA的3D圖像處理器IP核免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的3D圖像處理器IP核的設(shè)計(jì)與實(shí)現(xiàn)

  標(biāo)簽： FPGA 圖像處理器 IP核

  上傳時(shí)間： 2013-05-18

  上傳用戶：1101055045

• 基于FPGA的多功能LCD顯示控制器設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：通過(guò)對(duì)LCD1602/LCD12864顯示模塊控制時(shí)序和指令集的對(duì)比分析，利用Verilog HDL描述語(yǔ)言完成了多功能LCD顯示控制模塊的IP核設(shè)計(jì)．所設(shè)計(jì)的LCD顯示控制器具有很好的可移植性，只需通過(guò)端口的使能參數(shù)配置便可以驅(qū)動(dòng)LCD1602/LCD12864模塊實(shí)現(xiàn)字符或圖形的實(shí)時(shí)顯...

  標(biāo)簽： FPGA LCD 多功能 顯示控制器

  上傳時(shí)間： 2014-06-23

  上傳用戶：hasan2015