該工程是基于verilog hdl 語言編寫的幀傳輸協(xié)議HDLC幀的發(fā)送端代碼 - 免費下載

VHDL/FPGA/Verilog資源 文件大小：375 K

?? 資源詳細(xì)信息

文件格式
RAR
所屬分類
上傳用戶
上傳時間
文件大小
375 K
所需積分
2 積分
推薦指數(shù)
????? (5/5)

?? 溫馨提示：本資源由用戶 liu4052032 上傳分享，僅供學(xué)習(xí)交流使用。如有侵權(quán)，請聯(lián)系我們刪除。

資源簡介

該工程是基于verilog hdl 語言編寫的幀傳輸協(xié)議HDLC幀的發(fā)送端代碼，會用QUATUSII的人都應(yīng)該知道如何使用，希望能給你帶來幫助

源碼文件列表

?? 共 91 個源碼文件 點擊文件名可在線查看源代碼

1 ??
hdlc.map.rpt
大小: 30.39 KB
查看源碼
2 ??
hdlc.v
大小: 1006 B
查看源碼
3 ??
crc1.v
大小: 1.23 KB
查看源碼
4 ??
hdlc.fit.eqn
大小: 27.88 KB
查看源碼
6 ??
free.v
大小: 698 B
查看源碼
7 ??
hdlc.vwf
大小: 6.69 KB
查看源碼
8 ??
hdlc.pin
大小: 14.27 KB
查看源碼
9 ??
hdlc.fit.rpt
大小: 60.64 KB
查看源碼
10 ??
test501.v
大小: 2.51 KB
查看源碼
11 ??
hdlc.map.eqn
大小: 23.96 KB
查看源碼
12 ??
hdlc.qsf
大小: 2.42 KB
查看源碼
13 ??
shift32.v
大小: 3.55 KB
查看源碼
14 ??
hdlc.qpf
大小: 939 B
查看源碼
15 ??
hdlc.sim.rpt
大小: 6.66 KB
查看源碼
??
溫馨提示：點擊文件名或"查看源碼"按鈕可在線瀏覽源代碼，支持語法高亮顯示。

立即下載此資源

提示：下載后請用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip

資源說明

?? 下載說明

  • 下載需消耗 2積分
  • 24小時內(nèi)重復(fù)下載不扣分
  • 支持?jǐn)帱c續(xù)傳
  • 資源永久有效

?? 使用說明

  • 下載后用解壓軟件解壓
  • 推薦 WinRAR 或 7-Zip
  • 如有密碼請查看說明
  • 解壓后即可使用

?? 積分獲取

  • 上傳資源獲得積分
  • 每日簽到免費領(lǐng)取
  • 邀請好友注冊獎勵
  • 查看詳情 →

相關(guān)標(biāo)簽

點擊標(biāo)簽查看更多相關(guān)資源：

相關(guān)資源推薦