用vhdl語言編寫的一個(gè)小的游戲
資源簡介：用FPGA實(shí)現(xiàn)RS232通信,此代碼是用vhdl語言編寫，非常有用的好東東啊
上傳時(shí)間： 2013-08-21
上傳用戶：爺?shù)臍赓|(zhì)
資源簡介：用FPGA實(shí)現(xiàn)RS232通信,此代碼是用vhdl語言編寫，非常有用的好東東啊
上傳時(shí)間： 2016-07-04
上傳用戶：xiaodu1124
資源簡介：用vhdl語言編寫的一個(gè)小的游戲
上傳時(shí)間： 2017-09-09
上傳用戶：離殤
資源簡介：是一個(gè)用vhdl語言編寫的pwm程序，可以方便地用來和nios連接，實(shí)現(xiàn)對(duì)nios的功能擴(kuò)展。
上傳時(shí)間： 2015-04-04
上傳用戶：xiaohuanhuan
資源簡介：本程序是用JAVA語言編寫的一個(gè)小的詞法分析器，可實(shí)現(xiàn)輸入語句的詞法分析。
上傳時(shí)間： 2015-05-24
上傳用戶：cx111111
資源簡介：這是一個(gè)用vhdl語言編寫的并口轉(zhuǎn)串口程序，在altera開發(fā)系統(tǒng)下驗(yàn)證通過，運(yùn)用于開發(fā)板與計(jì)算機(jī)之間的通信，源程序可以提供參考
上傳時(shí)間： 2014-12-21
上傳用戶：cylnpy
資源簡介：一個(gè)用vhdl語言編寫的全加器，是數(shù)字電路EDA設(shè)計(jì)的一個(gè)例子，可能不太特別，但是應(yīng)該可以用一下的。
上傳時(shí)間： 2014-10-29
上傳用戶：ayfeixiao
資源簡介：這是用vhdl語言編寫的一個(gè)DDS頻率合成器的源程序
上傳時(shí)間： 2013-12-27
上傳用戶：lijinchuan
資源簡介：一個(gè)用vhdl語言編寫的加法器，希望大家能夠得到啟示。
上傳時(shí)間： 2014-02-22
上傳用戶：wanghui2438
資源簡介：一個(gè)用vhdl語言編寫的譯碼器程序，希望學(xué)習(xí)的人能夠下載學(xué)習(xí)。
上傳時(shí)間： 2013-12-23
上傳用戶：as275944189
資源簡介：一個(gè)用vhdl語言編寫的乘法器程序，望大家多多支持啊。
上傳時(shí)間： 2015-12-09
上傳用戶：hewenzhi
資源簡介：一個(gè)用vhdl語言編寫的除法器程序，對(duì)從事硬件開發(fā)的同志有幫助的。
上傳時(shí)間： 2015-12-09
上傳用戶：gmh1314
資源簡介：一個(gè)用 vhdl語言編寫的冒泡法程序，希望對(duì)學(xué)習(xí)該語言的同學(xué)有幫助。
上傳時(shí)間： 2013-12-25
上傳用戶：daguda
資源簡介：用 vhdl 語言編寫的1602的小程序
上傳時(shí)間： 2013-12-11
上傳用戶：waitingfy
資源簡介：用vhdl語言編寫的一個(gè)鬧鐘程序，可以整點(diǎn)報(bào)時(shí)，設(shè)置時(shí)間，設(shè)置鬧鐘。
上傳時(shí)間： 2013-11-29
上傳用戶：fredguo
資源簡介：這是一個(gè)用vhdl語言編寫的電梯控制程序，挺好使的，希望有興趣的可以看看，內(nèi)有word文檔說明。
上傳時(shí)間： 2013-12-19
上傳用戶：gdgzhym
資源簡介：用vhdl語言編寫的一個(gè)乘法器校程序 是基于BOOTH算法的
上傳時(shí)間： 2016-07-02
上傳用戶：iswlkje
資源簡介：這是一個(gè)用vhdl語言編寫的mp3編解碼實(shí)現(xiàn)。
上傳時(shí)間： 2016-12-15
上傳用戶：lepoke
資源簡介：這是一個(gè)用vhdl語言編寫的數(shù)字電路程序，僅供學(xué)習(xí)參考。
上傳時(shí)間： 2014-01-18
上傳用戶：Avoid98
資源簡介：這是一個(gè)用vhdl語言編寫的數(shù)字電路程序，僅供學(xué)習(xí)和參考。
上傳時(shí)間： 2013-12-16
上傳用戶：dragonhaixm
資源簡介：用vhdl語言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！
上傳時(shí)間： 2013-09-05
上傳用戶：龍飛艇
資源簡介：用java編寫的一個(gè)小的swing例程，布局管理器的用法，源碼，jbuilder
上傳時(shí)間： 2013-12-18
上傳用戶：yan2267246
資源簡介：用vhdl語言編寫的三人表決器，多數(shù)服從少數(shù)，或者一致通過。
上傳時(shí)間： 2014-01-11
上傳用戶：cc1915
資源簡介：嵌入式系統(tǒng)的乘法器試驗(yàn)報(bào)告 包括源代碼 用vhdl語言編寫
上傳時(shí)間： 2013-12-26
上傳用戶：wang5829
資源簡介：用vhdl語言編寫的FFT程序，有些參考價(jià)值哦
上傳時(shí)間： 2013-12-20
上傳用戶：lifangyuan12
資源簡介：用vhdl語言編寫的自動(dòng)售貨機(jī)程序，下載到EDA實(shí)驗(yàn)板上可實(shí)現(xiàn)基本的買貨售貨找零顯示總錢等功能。
上傳時(shí)間： 2015-04-30
上傳用戶：181992417
資源簡介：這個(gè)是用vhdl語言編寫的除法器,僅僅供大家參考.
上傳時(shí)間： 2013-12-15
上傳用戶：金宜
資源簡介：用vhdl語言編寫的語言,可以利用MODELSIM進(jìn)行仿真.對(duì)于初學(xué)者,則更有參考價(jià)值.
上傳時(shí)間： 2015-05-14
上傳用戶：13188549192
資源簡介：全加器的詳細(xì)設(shè)計(jì)思路和用vhdl語言編寫的詳細(xì)源代碼
上傳時(shí)間： 2014-01-12
上傳用戶：zhaiyanzhong
資源簡介：用vhdl語言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！
上傳時(shí)間： 2015-06-23
上傳用戶：vodssv
