用于FPGA的Ｎ＋０.５分頻代碼，可以用來(lái)進(jìn)行非整數(shù)分頻！
資源簡(jiǎn)介：用于FPGA的Ｎ＋０.５分頻代碼，可以用來(lái)進(jìn)行非整數(shù)分頻！
上傳時(shí)間： 2013-12-10
上傳用戶(hù)：jkhjkh1982
資源簡(jiǎn)介：用于FPGA的N+0.5分頻代碼，可以用來(lái)進(jìn)行非整數(shù)分頻！
上傳時(shí)間： 2013-08-06
上傳用戶(hù)：weixiao99
資源簡(jiǎn)介：適用于FPGA的SOPC方面的程序開(kāi)發(fā)方面，可以用于添加COMPENENT
上傳時(shí)間： 2015-12-09
上傳用戶(hù)：shizhanincc
資源簡(jiǎn)介：適用于FPGA的SOPC方面的元器件添加，如COMPNENT
上傳時(shí)間： 2015-12-09
上傳用戶(hù)：569342831
資源簡(jiǎn)介：適用于FPGA的SOPC方面的元器件添加，如COMPNENT
上傳時(shí)間： 2014-01-04
上傳用戶(hù)：四只眼
資源簡(jiǎn)介：適用于FPGA的SOPC方面的元器件添加，如COMPNENT
上傳時(shí)間： 2013-12-21
上傳用戶(hù)：sssl
資源簡(jiǎn)介：適用于FPGA的SOPC方面的元器件添加，如COMPNENT
上傳時(shí)間： 2013-12-17
上傳用戶(hù)：來(lái)茴
資源簡(jiǎn)介：8051的VerilogSourceCode 用于FPGA的NOISii系統(tǒng)
上傳時(shí)間： 2013-12-27
上傳用戶(hù)：cooran
資源簡(jiǎn)介：用于FPGA的huffman算法的HDL編碼，包括VHDL及Verilog代碼?？捎糜贘PEG及MPEG壓縮算法。
上傳時(shí)間： 2016-09-19
上傳用戶(hù)：zsjinju
資源簡(jiǎn)介：用于FPGA的量化算法的HDL編碼，包括VHDL及Verilog代碼?？捎糜贘PEG及MPEG壓縮算法。
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：liansi
資源簡(jiǎn)介：用于FPGA的反量化算法的HDL編碼，包括VHDL及Verilog代碼。可用于JPEG及MPEG壓縮算法。
上傳時(shí)間： 2016-09-19
上傳用戶(hù)：kikye
資源簡(jiǎn)介：用于FPGA的變長(zhǎng)編碼算法的HDL編碼，包括VHDL及Verilog代碼?？捎糜贘PEG及MPEG壓縮算法。
上傳時(shí)間： 2013-12-06
上傳用戶(hù)：陽(yáng)光少年2016
資源簡(jiǎn)介：用于FPGA的Z變化算法的HDL編碼，包括VHDL及Verilog代碼?？捎糜贘PEG及MPEG壓縮算法。
上傳時(shí)間： 2016-09-19
上傳用戶(hù)：王楚楚
資源簡(jiǎn)介：用于FPGA的反Z變換算法的Verilog代碼。可用于JPEG及MPEG壓縮算法。
上傳時(shí)間： 2013-11-28
上傳用戶(hù)：baitouyu
資源簡(jiǎn)介：對(duì)外部輸入的高頻脈沖信號(hào)進(jìn)行分頻，應(yīng)用于FPGA/CPLD .
上傳時(shí)間： 2017-01-17
上傳用戶(hù)：exxxds
資源簡(jiǎn)介：用于FPGA的sopc的ip核，是學(xué)習(xí)ipcore編碼的好教程
上傳時(shí)間： 2017-04-26
上傳用戶(hù)：wsf950131
資源簡(jiǎn)介：可用于FPGA的用VHDL語(yǔ)言寫(xiě)的關(guān)于串口通訊的源代碼
上傳時(shí)間： 2014-01-12
上傳用戶(hù)：manlian
資源簡(jiǎn)介：可用于FPGA的DSP IP核，嵌入式必備
上傳時(shí)間： 2013-12-15
上傳用戶(hù)：ruixue198909
資源簡(jiǎn)介：本文使用實(shí)例描述了在 FPGA/CPLD 上使用 VHDL 進(jìn)行分頻器設(shè) 計(jì)，包括偶數(shù)分頻、非 50％占空比和 50％占空比的奇數(shù)分頻、半整數(shù) （N+0.5）分頻、小數(shù)分頻、分?jǐn)?shù)分頻以及積分分頻。所有實(shí)現(xiàn)均可 通過(guò) Synplify Pro 或 FPGA 生產(chǎn)廠商的綜合器進(jìn)行綜合，形成可...
上傳時(shí)間： 2013-12-15
上傳用戶(hù)：從此走出陰霾
資源簡(jiǎn)介：工程中使用的一段資源管理vhdl程序,有簡(jiǎn)單的分頻代碼等，希望能給你幫助
上傳時(shí)間： 2013-08-10
上傳用戶(hù)：sxdtlqqjl
資源簡(jiǎn)介：可實(shí)現(xiàn)任意一位小數(shù)分頻,在quartus II中仿真驗(yàn)證通過(guò),輸入端N為分頻系數(shù)的十位數(shù),X為分頻系數(shù)的個(gè)位數(shù).
上傳時(shí)間： 2016-03-17
上傳用戶(hù)：xaijhqx
資源簡(jiǎn)介：EDA常用計(jì)數(shù)函數(shù)VHDL程序設(shè)計(jì),基于VHDL的交通燈設(shè)計(jì)實(shí)例&分頻器
上傳時(shí)間： 2013-12-23
上傳用戶(hù)：yyq123456789
資源簡(jiǎn)介：一個(gè)ＤＤＳ前端的串口通訊編程的程序?？梢詫?shí)現(xiàn)分頻和指定步進(jìn)的計(jì)數(shù)。計(jì)到終點(diǎn)值就鎖定頻率。
上傳時(shí)間： 2014-01-18
上傳用戶(hù)：努力努力再努力
資源簡(jiǎn)介：比較好的分頻代碼，我自己寫(xiě)的，已調(diào)試成功
上傳時(shí)間： 2016-11-13
上傳用戶(hù)：stvnash
資源簡(jiǎn)介：工程中使用的一段資源管理vhdl程序,有簡(jiǎn)單的分頻代碼等，希望能給你幫助
上傳時(shí)間： 2013-12-21
上傳用戶(hù)：ztj182002
資源簡(jiǎn)介：N分頻器則是一個(gè)簡(jiǎn)單的除N 計(jì)數(shù)器。分頻器對(duì)脈沖加減電路的輸出脈沖再進(jìn)行N分頻，得到整個(gè)環(huán)路的輸出信號(hào)Fout。
上傳時(shí)間： 2017-05-04
上傳用戶(hù)：royzhangsz
資源簡(jiǎn)介：VHDL 的一個(gè)流水燈程序 開(kāi)發(fā)平臺(tái)Quartusii 使用的延時(shí)方法為分頻思想
上傳時(shí)間： 2017-06-12
上傳用戶(hù)：D&L37
資源簡(jiǎn)介：用于控制上調(diào)與下調(diào) 同時(shí)進(jìn)行分頻 依次按照順序點(diǎn)亮發(fā)光二極管
上傳時(shí)間： 2017-07-31
上傳用戶(hù)：koulian
資源簡(jiǎn)介：采用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)可以快速實(shí)現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時(shí)常常需要數(shù)小時(shí)的時(shí)間，以至于許多設(shè)計(jì)者甚至通過(guò)在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價(jià)來(lái)提高編制速度。電路編制過(guò)程中大部...
上傳時(shí)間： 2013-05-18
上傳用戶(hù)：ukuk
資源簡(jiǎn)介：分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來(lái)進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過(guò)自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先...
上傳時(shí)間： 2016-06-14
上傳用戶(hù)：wpwpwlxwlx
