基于FPGA單精度浮點除法器的實現，有一些源代碼，僅供參考。
資源簡介：基于FPGA單精度浮點除法器的實現，有一些源代碼，僅供參考。
上傳時間： 2017-09-12
上傳用戶：希醬大魔王
資源簡介：32位單精度浮點加法器。進行用加法運算，仿真輸出
上傳時間： 2013-04-24
上傳用戶：x4587
資源簡介：浮點加法器的VHDL算法設計 浮點加法器的VHDL算法設計
上傳時間： 2014-01-13
上傳用戶：z754970244
資源簡介：32位浮點乘法器的設計，講的挺好的，供參考啊
上傳時間： 2013-11-28
上傳用戶：manking0408
資源簡介：新型的浮點乘法器 用csa來實現可以用在浮點乘法器的地方
上傳時間： 2016-12-27
上傳用戶：wff
資源簡介：設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...
上傳時間： 2013-10-09
上傳用戶：xjy441694216
資源簡介：設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...
上傳時間： 2013-10-13
上傳用戶：yl1140vista
資源簡介：基于VHDL語言的32位單精度的浮點加法器
上傳時間： 2017-09-09
上傳用戶：manking0408
資源簡介：隨著電子工業應用領域需求的增長，要實現復雜程度較高的數字電子系統，對數據處理能力提出越來越高的要求。定點運算已經很難滿足高性能數字系統的需要，而浮點數相對于定點數，具有表述范圍寬，有效精度高等優點，在航空航天、遙感、機器人技術以及涉及指數運...
上傳時間： 2013-04-24
上傳用戶：咔樂塢
資源簡介：基于FPGA的高性能32位浮點FFTIP核的開發，適合FPGA工程技術人員參考
上傳時間： 2013-08-07
上傳用戶：清風冷雨
資源簡介：高效結構的多輸入浮點乘法器在FPGA上的實現
上傳時間： 2013-11-28
上傳用戶：sammi
資源簡介：基于FPGA的高性能32位浮點FFTIP核的開發，適合FPGA工程技術人員參考
上傳時間： 2014-12-05
上傳用戶：semi1981
資源簡介：介紹關于FPGA的浮點加法器運算單元設計
上傳時間： 2014-01-24
上傳用戶：kbnswdifs
資源簡介：研究實現MUSIC算法的DSP＋FPGA、浮點運算與定點運算混合的硬件設計方案。\\r\\n
上傳時間： 2013-08-08
上傳用戶：wsq921779565
資源簡介：利用verilog hdl編寫的浮點加法器運算單元，單精度。
上傳時間： 2013-11-29
上傳用戶：王慶才
資源簡介：verilog編寫的32位浮點加法器
上傳時間： 2015-03-09
上傳用戶：372825274
資源簡介：基于DSP 6711 浮點的FFT計算，可用CCS打開
上傳時間： 2015-10-04
上傳用戶：cjf0304
資源簡介：ieee公布的標準8位浮點乘法器，可綜合。采用標準算法。
上傳時間： 2013-12-26
上傳用戶：dave520l
資源簡介：使用VHDL語言描述的單精度浮點處理器。源代碼來自國外網站。可實現單精度浮點數的加減乘運算。
上傳時間： 2016-05-04
上傳用戶：xg262122
資源簡介：實現功能： 1）具備整型數據、浮點型數據的算術（加、減、乘、除）運算功能。 依次輸入第一個運算數、運算符（+，-，*，/）,第二個運算數，然后輸出結果。 結果可以作為下一個運算的第一運算數。按‘C’清屏，按‘X’退出。 例如：輸入：2 + 5 輸出：7...
上傳時間： 2013-12-12
上傳用戶：ynzfm
資源簡介：基于FGPA的浮點FIR濾波器的設計與實現
上傳時間： 2016-05-30
上傳用戶：redmoons
資源簡介：自定制浮點FFTIFFT處理器的FPGA實現研究
上傳時間： 2016-05-30
上傳用戶：妄想演繹師
資源簡介：好用的浮點乘法器，可完成32位IEEE格式的浮點乘法，經過仿真通過
上傳時間： 2014-01-03
上傳用戶：heart520beat
資源簡介：這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.
上傳時間： 2013-11-29
上傳用戶：jjj0202
資源簡介：一種用VHDL語言描述的浮點除前規格化的源代碼編程
上傳時間： 2014-01-16
上傳用戶：cmc_68289287
資源簡介：研究實現MUSIC算法的DSP＋FPGA、浮點運算與定點運算混合的硬件設計方案。
上傳時間： 2014-07-04
上傳用戶：lacsx
資源簡介：該文檔為基于FPGA的快速陣列乘法器的實現詳解資料，講解的還不錯，感興趣的可以下載看看…………………………
上傳時間： 2021-10-24
上傳用戶：kent
資源簡介：經過精心設計的除法器的代碼，并在FPGA硬件平臺實現和驗證過的
上傳時間： 2014-11-24
上傳用戶：sk5201314
資源簡介：四位除法器的VHDL源程序
上傳時間： 2015-03-02
上傳用戶：yuanyuan123
資源簡介：對C 語言中函數浮點形參的分析研究,
上傳時間： 2015-10-24
上傳用戶：cylnpy
