32位單精度浮點加法器。進行用加法運算，仿真輸出
資源簡介：32位單精度浮點加法器。進行用加法運算，仿真輸出
上傳時間： 2013-04-24
上傳用戶：x4587
資源簡介：32位高性能浮點乘法器芯片設計研究.pdf
上傳時間： 2016-12-08
上傳用戶：hjshhyy
資源簡介：32位元浮點數加法器,用于以VHDL編寫的32位元CPU
上傳時間： 2014-12-19
上傳用戶：壞天使kk
資源簡介：基于VHDL語言的32位單精度的浮點加法器
上傳時間： 2017-09-09
上傳用戶：manking0408
資源簡介：verilog編寫的32位浮點加法器
上傳時間： 2015-03-09
上傳用戶：372825274
資源簡介：利用verilog hdl編寫的浮點加法器運算單元，單精度。
上傳時間： 2013-11-29
上傳用戶：王慶才
資源簡介：介紹關于FPGA的浮點加法器運算單元設計
上傳時間： 2014-01-24
上傳用戶：kbnswdifs
資源簡介：浮點加法器的VHDL算法設計 浮點加法器的VHDL算法設計
上傳時間： 2014-01-13
上傳用戶：z754970244
資源簡介：32位元浮點CPU,用VHDL語言以類似組合語言的方式寫成
上傳時間： 2017-06-05
上傳用戶：lizhen9880
資源簡介：基于FPGA單精度浮點除法器的實現，有一些源代碼，僅供參考。
上傳時間： 2017-09-12
上傳用戶：希醬大魔王
資源簡介：32位浮點乘法器的設計，講的挺好的，供參考啊
上傳時間： 2013-11-28
上傳用戶：manking0408
資源簡介：一個32位元的浮點數加法器，可將兩IEEE 754格式內的值進行相加
上傳時間： 2013-12-23
上傳用戶：四只眼
資源簡介：本設計是用32位的并行全加器的,可以實現浮點運算!
上傳時間： 2014-01-22
上傳用戶：WMC_geophy
資源簡介：32位單精度加法器，在嵌入式可能會用的到
上傳時間： 2015-12-01
上傳用戶：mrchenyin
資源簡介：ieee公布的標準8位浮點乘法器，可綜合。采用標準算法。
上傳時間： 2013-12-26
上傳用戶：dave520l
資源簡介：使用VHDL語言描述的單精度浮點處理器。源代碼來自國外網站。可實現單精度浮點數的加減乘運算。
上傳時間： 2016-05-04
上傳用戶：xg262122
資源簡介：好用的浮點乘法器，可完成32位IEEE格式的浮點乘法，經過仿真通過
上傳時間： 2014-01-03
上傳用戶：heart520beat
資源簡介：是Nios II處理器下客製化指令的一個32位元浮點數除法器，可將兩IEEE 754格式的值進行相除
上傳時間： 2014-01-21
上傳用戶：star_in_rain
資源簡介：浮點運算器的核心運算部件是浮點加法器，它是實現浮點指令各種運算的基礎，其設計優化對于提高浮點運算的速度和精度相當關鍵。文章從浮點加法器算法和電路實現的角度給出設計方法，通過VHDL語言在QuartusII中進行設計和驗證，此加法器通過狀態機控制運算，有...
上傳時間： 2014-01-19
上傳用戶：xauthu
資源簡介：設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...
上傳時間： 2013-10-13
上傳用戶：yl1140vista
資源簡介：在很多高精度計算場合需要采用浮點運算。過去用門電路進行各種運算通常為定點運算，但其計算精度有限。隨著現場可編程門陣（FPGA）的迅速發展，可以采用FPGA實現浮點運算。 本文首先介紹定點數和浮點數的格式，完成基于FPGA的幾種常用浮點運算器的VHDL設計，...
上傳時間： 2013-05-20
上傳用戶：hechao3225
資源簡介：設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...
上傳時間： 2013-10-09
上傳用戶：xjy441694216
資源簡介：高效結構的多輸入浮點乘法器在FPGA上的實現
上傳時間： 2013-11-28
上傳用戶：sammi
資源簡介：Quartus2實現的四位進制并行加法器 用VHDL語言實現
上傳時間： 2016-05-30
上傳用戶：yzhl1988
資源簡介：這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.
上傳時間： 2013-11-29
上傳用戶：jjj0202
資源簡介：浮點加減運算的后規格化VHDL程序源代碼，很不錯，希望對大家有用
上傳時間： 2016-12-27
上傳用戶：sxdtlqqjl
資源簡介：新型的浮點乘法器 用csa來實現可以用在浮點乘法器的地方
上傳時間： 2016-12-27
上傳用戶：wff
資源簡介：最高8位帶符號的加法器的核心代碼在masm上調試通過。
上傳時間： 2017-02-21
上傳用戶：BOBOniu
資源簡介：單片機應用技術選編(11) 目錄 ? 第一章 專題論述 1.1 3種嵌入式操作系統的分析與比較(2) 1.2 KEIL RTX51 TINY內核的分析與應用(8) 1.3 中間件技術及其發展展望(13) 1.4 嵌入式實時操作系統μC/OSⅡ的移植探討(19) 1.5 μC/OSⅡ的移植及其應用系統開發(23) 1...
上傳時間： 2013-11-06
上傳用戶：569342831
資源簡介：FFT/IFFT是時域信號與頻域信號之間轉換的基本運算，是數字信號處理的核心工具之一，因此，它廣泛地應用于許多領域。在數字化的今天，不論是在通信領域還是在圖像處理領域，對數字信號處理的速度、精度和實時性要求不斷提高。為滿足不斷提高的要求，國內外不斷...
上傳時間： 2013-07-12
上傳用戶：cuicuicui
