相 關(guān) 資 源

• 用VHDL編寫的簡(jiǎn)單POC（并行輸出控制）程序免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的簡(jiǎn)單POC（并行輸出控制）程序，可以實(shí)現(xiàn)CPU以及外設(shè)之間的接口功能

  標(biāo)簽： VHDL POC 編寫 并行

  上傳時(shí)間： 2016-02-15

  上傳用戶：wl9454

• 用VHDL編寫的簡(jiǎn)單的CPU程序免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的簡(jiǎn)單的CPU程序，可以實(shí)現(xiàn)加法，移位以及跳轉(zhuǎn)等等功能

  標(biāo)簽： VHDL CPU 編寫 程序

  上傳時(shí)間： 2014-01-10

  上傳用戶：xiaoxiang

• 這是用VHDL編寫的譯碼程序,程序簡(jiǎn)單易懂免費(fèi)下載

  資源簡(jiǎn)介：這是用VHDL編寫的譯碼程序,程序簡(jiǎn)單易懂

  標(biāo)簽： VHDL 程序 編寫 譯碼

  上傳時(shí)間： 2015-07-22

  上傳用戶：lizhizheng88

• 用VHDL編寫的計(jì)算器：能實(shí)現(xiàn)簡(jiǎn)單的加減乘除四則運(yùn)算免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的計(jì)算器：能實(shí)現(xiàn)簡(jiǎn)單的加減乘除四則運(yùn)算

  標(biāo)簽： VHDL 編寫 減 四則運(yùn)算

  上傳時(shí)間： 2013-12-09

  上傳用戶：1966640071

• 用VHDL編寫的計(jì)算器：能實(shí)現(xiàn)簡(jiǎn)單的加減乘除四則運(yùn)算免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的計(jì)算器：能實(shí)現(xiàn)簡(jiǎn)單的加減乘除四則運(yùn)算

  標(biāo)簽： VHDL 編寫 減 四則運(yùn)算

  上傳時(shí)間： 2017-01-18

  上傳用戶：Shaikh

• 用VHDL編寫的計(jì)算器：能實(shí)現(xiàn)簡(jiǎn)單的加減乘除四則運(yùn)算免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的計(jì)算器：能實(shí)現(xiàn)簡(jiǎn)單的加減乘除四則運(yùn)算

  標(biāo)簽： VHDL 編寫 減 四則運(yùn)算

  上傳時(shí)間： 2013-12-19

  上傳用戶：wcl168881111111

• 用VHDL編寫的計(jì)算器：能實(shí)現(xiàn)簡(jiǎn)單的加減乘除四則運(yùn)算免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的計(jì)算器：能實(shí)現(xiàn)簡(jiǎn)單的加減乘除四則運(yùn)算

  標(biāo)簽： VHDL 編寫 減 四則運(yùn)算

  上傳時(shí)間： 2017-01-28

  上傳用戶：shus521

• 用VHDL語(yǔ)言編寫的波形發(fā)生器（含test beach）免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言編寫的波形發(fā)生器（含test beach）

  標(biāo)簽： beach VHDL test 語(yǔ)言

  上傳時(shí)間： 2014-01-10

  上傳用戶：hwl453472107

• 用VHDL編寫的實(shí)現(xiàn)EDA實(shí)驗(yàn)中顯示sin波形代碼。簡(jiǎn)單易懂免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的實(shí)現(xiàn)EDA實(shí)驗(yàn)中顯示sin波形代碼。簡(jiǎn)單易懂，應(yīng)該對(duì)大家都有幫助

  標(biāo)簽： VHDL EDA sin 編寫

  上傳時(shí)間： 2017-07-05

  上傳用戶：dengzb84

• 用VHDL編寫的計(jì)算器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的計(jì)算器，能實(shí)現(xiàn)簡(jiǎn)單的加減乘除四則運(yùn)算

  標(biāo)簽： VHDL 編寫 計(jì)算器

  上傳時(shí)間： 2014-01-17

  上傳用戶：1101055045

• 用VHDL編寫的pci源代碼。花了我2000多元錢買來的免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的pci源代碼。花了我2000多元錢買來的，編譯通過！

  標(biāo)簽： VHDL 2000 pci 編寫

  上傳時(shí)間： 2013-08-29

  上傳用戶：brilliantchen

• 用VHDL編寫的基于fpga的數(shù)字頻率計(jì)程序算法免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的基于fpga的數(shù)字頻率計(jì)程序算法

  標(biāo)簽： VHDL fpga 編寫 數(shù)字頻率計(jì)

  上傳時(shí)間： 2013-09-07

  上傳用戶：chfanjiang

• 用c編寫的簡(jiǎn)單的計(jì)算器免費(fèi)下載

  資源簡(jiǎn)介：用c編寫的簡(jiǎn)單的計(jì)算器，用鼠標(biāo)工作,實(shí)現(xiàn)基本的計(jì)算器功能

  標(biāo)簽： 編寫 計(jì)算器

  上傳時(shí)間： 2015-03-17

  上傳用戶：weixiao99

• 用C51編寫的源程序清單（由實(shí)驗(yàn)板運(yùn)行通過）包含器件配置文件.鬧時(shí)啟/停子函數(shù).走時(shí)函數(shù).定時(shí)器T0 5mS初始化.掃描按鍵子函數(shù).延時(shí)子函數(shù)等整個(gè)工程源代碼免費(fèi)下載

  資源簡(jiǎn)介：用C51編寫的源程序清單（由實(shí)驗(yàn)板運(yùn)行通過）包含器件配置文件.鬧時(shí)啟/停子函數(shù).走時(shí)函數(shù).定時(shí)器T0 5mS初始化.掃描按鍵子函數(shù).延時(shí)子函數(shù)等整個(gè)工程源代碼

  標(biāo)簽： 函數(shù) C51 5mS 編寫

  上傳時(shí)間： 2013-12-11

  上傳用戶：x4587

• 此為用VHDL編寫的可實(shí)現(xiàn)動(dòng)感圖像的點(diǎn)陣免費(fèi)下載

  資源簡(jiǎn)介：此為用VHDL編寫的可實(shí)現(xiàn)動(dòng)感圖像的點(diǎn)陣，做于05年2月，顯示BUPT并有飛鳥圖像顯示

  標(biāo)簽： VHDL 編寫 圖像 點(diǎn)陣

  上傳時(shí)間： 2013-12-25

  上傳用戶：ls530720646

• 用VHDL編寫的關(guān)于SCAN的一個(gè)小程序免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的關(guān)于SCAN的一個(gè)小程序，希望大家看了后能喜歡，也可以學(xué)學(xué)喲！

  標(biāo)簽： VHDL SCAN 編寫 程序

  上傳時(shí)間： 2013-12-24

  上傳用戶：cjl42111

• 用VHDL編寫的8250免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的8250，內(nèi)附波形分析，設(shè)計(jì)思路，以及具體的程序代碼

  標(biāo)簽： VHDL 8250 編寫

  上傳時(shí)間： 2013-12-23

  上傳用戶：tb_6877751

• 用VHDL編寫的數(shù)字時(shí)鐘,可變寬度脈沖產(chǎn)生器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的數(shù)字時(shí)鐘,可變寬度脈沖產(chǎn)生器

  標(biāo)簽： VHDL 編寫 數(shù)字時(shí)鐘 可變寬度脈沖

  上傳時(shí)間： 2014-12-02

  上傳用戶：xaijhqx

• 用VHDL編寫的基于fpga的數(shù)字頻率計(jì)程序算法免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的基于fpga的數(shù)字頻率計(jì)程序算法

  標(biāo)簽： VHDL fpga 編寫 數(shù)字頻率計(jì)

  上傳時(shí)間： 2015-05-03

  上傳用戶：ruixue198909

• 這個(gè)是用VHDL編寫的乘法器,僅僅供大家參考免費(fèi)下載

  資源簡(jiǎn)介：這個(gè)是用VHDL編寫的乘法器,僅僅供大家參考

  標(biāo)簽： VHDL 編寫 乘法器 家

  上傳時(shí)間： 2015-05-06

  上傳用戶：我們的船長(zhǎng)

• 這是用JAVA編寫的簡(jiǎn)單的坦克大戰(zhàn)小游戲免費(fèi)下載

  資源簡(jiǎn)介：這是用JAVA編寫的簡(jiǎn)單的坦克大戰(zhàn)小游戲，程序不大，只有150K。

  標(biāo)簽： JAVA 編寫 小游戲

  上傳時(shí)間： 2015-05-15

  上傳用戶：stewart·

• 用java編寫的簡(jiǎn)單的窗口按鈕程序的演示程序免費(fèi)下載

  資源簡(jiǎn)介：用java編寫的簡(jiǎn)單的窗口按鈕程序的演示程序

  標(biāo)簽： java 程序 編寫 窗口

  上傳時(shí)間： 2014-01-13

  上傳用戶：風(fēng)之驕子

• 這是用VHDL編寫的四位加法器免費(fèi)下載

  資源簡(jiǎn)介：這是用VHDL編寫的四位加法器，請(qǐng)多指教

  標(biāo)簽： VHDL 編寫 加法器

  上傳時(shí)間： 2013-12-12

  上傳用戶：yepeng139

• 這是用JAVA編寫的簡(jiǎn)單的登陸程序,希望大家喜歡,特簡(jiǎn)單免費(fèi)下載

  資源簡(jiǎn)介：這是用JAVA編寫的簡(jiǎn)單的登陸程序,希望大家喜歡,特簡(jiǎn)單

  標(biāo)簽： JAVA 編寫 程序 家

  上傳時(shí)間： 2015-05-29

  上傳用戶：李夢(mèng)晗

• 此為一用VHDL編寫的硬件游戲程序免費(fèi)下載

  資源簡(jiǎn)介：此為一用VHDL編寫的硬件游戲程序，在16*16的點(diǎn)陣上實(shí)現(xiàn)了打飛機(jī)游戲，可以打飛機(jī)，也可以把飛機(jī)躲過去。挺有意思的。

  標(biāo)簽： VHDL 編寫 硬件 游戲程序

  上傳時(shí)間： 2013-12-27

  上傳用戶：fredguo

• 用JAVA編寫的簡(jiǎn)單學(xué)生成績(jī)管理系統(tǒng)免費(fèi)下載

  資源簡(jiǎn)介：用JAVA編寫的簡(jiǎn)單學(xué)生成績(jī)管理系統(tǒng)，僅僅作為參考

  標(biāo)簽： JAVA 編寫 管理系統(tǒng)

  上傳時(shí)間： 2014-01-02

  上傳用戶：sk5201314

• 在xilinx的ise環(huán)境下用VHDL編寫的一個(gè)時(shí)鐘程序。免費(fèi)下載

  資源簡(jiǎn)介：在xilinx的ise環(huán)境下用VHDL編寫的一個(gè)時(shí)鐘程序。

  標(biāo)簽： xilinx VHDL ise 環(huán)境

  上傳時(shí)間： 2015-06-06

  上傳用戶：asddsd

• 用VHDL編寫的8位全加器,數(shù)字分頻器等程序免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的8位全加器,數(shù)字分頻器等程序

  標(biāo)簽： VHDL 8位 編寫 全加器

  上傳時(shí)間： 2013-12-16

  上傳用戶：ztj182002

• 用VHDL編寫的并串轉(zhuǎn)換和串并轉(zhuǎn)換實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的并串轉(zhuǎn)換和串并轉(zhuǎn)換實(shí)例，希望對(duì)您有所幫助，其中輸入數(shù)據(jù)是時(shí)鐘的16倍

  標(biāo)簽： VHDL 編寫 串并轉(zhuǎn)換 轉(zhuǎn)換

  上傳時(shí)間： 2015-06-08

  上傳用戶：1079836864

• 用VHDL編寫的由FPGA控制SDRAM的存儲(chǔ)控制程序免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的由FPGA控制SDRAM的存儲(chǔ)控制程序

  標(biāo)簽： SDRAM VHDL FPGA 編寫

  上傳時(shí)間： 2013-12-14

  上傳用戶：waizhang